|
eaDonNTU, Donetsk >
Научные труды ДонНТУ >
Серія: Інформатика, кібернетика та обчислювальна техніка >
Випуск 1 (19) >
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://ea.donntu.ru/handle/123456789/30914
|
| Название: | Реализация схемы автомата Мили в базисе гибридных FPGA |
| Другие названия: | Реалізація схеми автомата Мілі у базісі гібрідних FPGA
Implementing circuit of Mealy FSM with hinrid FPGAs |
| Авторы: | Баркалов, А.А.
Мальчева, Р.В.
Баркалов, А.А.
Баркалов, О.О.
Баркалов, О.О.
Barkalov, A.A.
Malcheva, R.V.
Barkalov, A.A. |
| Ключевые слова: | микропрограммный автомат
PR-автомат
FPGA
LUT
PLA
синтез
мікропрограмний автомат
finite-state-machine
PR-automaton
HFPGA
EMB
synthesis |
| Дата публикации: | 2014 |
| Издатель: | ДонНТУ |
| Библиографическое описание: | Наукові праці Донецького національного технічного університету. Серія: Інформатика, кібернетика та обчислювальна техніка : збірник статей. Вип. 1(19) / ДВНЗ "ДонНТУ" ; редкол.: О.Є. Башков (голов. ред.) та ін. - Донецьк : ДВНЗ "ДонНТУ", 2014. |
| Аннотация: | Предложен метод уменьшения аппаратурных затрат в схеме микропрограммного автомата Мили, ориентированный на технологию гибридных FPGA. Метод основан на использовании модели PR-автомата и реализации системы микроопераций на встроенных блоках PLA. Такой подход позволяет уменьшить число LUT элементов в схеме автомата. Приведены условия применения предложенного метода. |
| Описание: | The model of Mealy finite state machine (FSM) is widely used for implementing the control units. Nowadays, the hybrid field – programmable gate arrays (HFPGA) are applied for implementing complex digital systems. FPGA have the benefits of the hardware speed and the software flexibility. The last decade has seen ever increasing application areas for FPGAs. Modern FPGAs currently accommodate more than ten million gates with clock rates up to 600 MHz. As a rule, the FPGAs include look-up table (LUT) elements and embedded PLA blocks (programmable logic array). One of the important problems connected with FSM design is the reduction of the number of LUTs in an FSM’s logic circuit. The solution of this problem allows decreasing of the number of interconnections among the LUTs. In turn, it leads to increasing of the performance and decreasing of the power dissipation. Using PLAs instead of LUTs is one of the possible ways for solving this problem. In the case of Mealy
FSM, the system of microoperations could be implemented with PLAs. But it leads to the encoding of collections of microoperations and using some resources of a chip for generating these additional variables. A method is proposed for reducing the hardware amount in logic circuit of Mealy FSM. The method targets the technology of HFPGA. The method is based on using the model of PR-automaton and implementing the system of
microoperations with embedded PLAs. This approach allows reducing the number of LUTs in the FSM’s circuit. The conditions are shown for using the proposed method. The example of FSM synthesis is given with applying the proposed approach. An application of proposed method allows the average decrease for the number of LUTs up to 32%. The scientific novelty of the proposed method is reduced to adaptation of the design method for PR-automaton to the specifics of HFPGAs. The practical meaning of the method is determined by reducing for the number of LUTs in an FSM logic circuit in comparison with known methods. The further direction of the research
is connected with development of state assignment methods leading to decreasing of the number of LUTs in the circuit of LUTer. |
| URI: | http://ea.donntu.org/handle/123456789/30914 |
| Располагается в коллекциях: | Випуск 1 (19)
|
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.
|
