Электронный архив
Донецкого национального технического университета (г.Донецк)
Electronic archive of Donetsk national technical university (Donetsk)
 

eaDonNTU, Donetsk >
Научные труды ДонНТУ >
Серія: Інформатика, кібернетика та обчислювальна техніка >
Випуск 2 (18) >

Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.ru/handle/123456789/29917

Название: Исследование аппаратурных затрат при реализации блока постоянной памяти управляющего автомата в базисе элементов распределенной памяти ПЛИС FPGA Xilinx
Другие названия: Дослідження апаратурних витрат при реалізації блоку постійної пам’яті керуючого автомата в базисі елементів розподіленої пам’яті ПЛІС FPGA Xilinx
Hardware expences during realization of a control unit constant memory block in the basis of the elements of distributed memory of PLD Xilinx FPGA
Авторы: Вороной, С.М.
Патрушев, В.А.
Ярош, И.В.
Патрушев, В.О.
Ярош, І.В.
Voronoi, S.M.
Patrushchev, V.A.
Yarosh, I.V.
Ключевые слова: управляющий автомат
блок памяти
аппаратурные затраты
VHDL-модель
керуючий автомат
блок пам’яті
апаратурні витрати
control unit
memory block
hardware expenses
VHDL model
FPGA
Дата публикации: 2013
Издатель: ДонНТУ
Библиографическое описание: Наукові праці Донецького національного технічного університету. Серія: Інформатика, кібернетика та обчислювальна техніка : збірник статей. Вип.2 (18) / ДВНЗ "ДонНТУ" ; редкол.: О.Є. Башков (голов. ред.) та ін. - Донецьк : ДонНТУ, 2013.
Аннотация: В работе проводится исследование затрат аппаратуры на реализацию абстрактного блока постоянной памяти управляющего автомата в базисе распределенной логики микросхем типа FPGA фирмы Xilinx. В качестве объекта исследования выступает VHDL-модель блока постоянной памяти, логическая организация которого соответствует организации ряда логических блоков, входящих в структуры современных цифровых устройств управления. Численные значения аппаратурных затрат получены с использованием САПР Xilinx ISE при имплементации VHDL-модели на известных сериях ПЛИС типа FPGA фирмы Xilinx.
Описание: The paper is devoted to hardware expenses for realization of control unit constant memory abstract block in the basis of distributed logic of chips FPGA Xilinx. Constant memory blocks realized in the element basis of ROM or PROM are traditionally a component of a great number of control units’ structures. There are a number of methods of optimization of hardware expenses in the circuits of control units, which are based on the use of ROM instead of PLM or PAL. These methods allow reducing the total cost of the device’s scheme, but they add into the automatic unit structure new memory blocks realized in the ROM basis. Today the basic element basis for constructing logic circuits of control units is the basis PLD, and in particular – the basis PLD of FPGA type by Xilinx. Using special languages of hardware description like VHDL together with specialized CADs allows synthesizing a control unit circuit on a FPGA chip crystal. In spite of the fact that internal resources of PLD are great enough, the problem of minimizing their expenses during the synthesis of digital devices is still urgent. Reducing the complexity of the circuit allows using more simple and, consequently, cheaper FPGAs, thusreducing the price of the final product. When using modern FPGA chips the realization of memory blocks is possible both in the basis of block memory of a crystal, and with the use of distributed memory, which is realized on LUT-elements. With small capacity of the memory block the use of LUT-elements can be more rational, than the use of a block memory module. We studied the expenses of LUT-elements for realization of the constant memory block depending on block parameters. A special VHDL-model of a constant memory asynchronous block was developed as an object for this research. The logic organization of the model corresponds to the organization of the memory blocks belonging to the structures of modern digital control units. Numerical values of hardware expenses are obtained using CAD Xilinx ISE during the implementation ofVHDL-model on the known PLD series of Xilinx FPGA type.
URI: http://ea.donntu.org/handle/123456789/29917
Располагается в коллекциях:Випуск 2 (18)

Файлы этого ресурса:

Файл Описание РазмерФормат
Voronoi.pdf562.28 kBAdobe PDFПросмотреть/Открыть

Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.