Электронный архив
Донецкого национального технического университета (г.Донецк)
Electronic archive of Donetsk national technical university (Donetsk)
 

eaDonNTU, Donetsk >
Научные труды ДонНТУ >
Серія: Інформатика, кібернетика та обчислювальна техніка >
Випуск 1 (17) >

Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.ru/handle/123456789/29690

Название: Повышение производительности FPGA-базированной системы визуализации в реальном времени
Другие названия: Підвищення продуктивності FPGA-базованої системи візуалізації у реальному часі
Increase in productivity of a FPGA-based real-time visualization system
Авторы: Мальчева, Р.В.
Юнис, М.
Юніс, М.
Malcheva, R.V.
Yunis, M.
Ключевые слова: синтез изображений
трассировка лучей
FPGA технология
система реального времени
графическая система
синтез зображень
трасування променів
FPGA технологія
графічна система
система реального часу
ray-tracing
real-time performance
FPGA
synthesis of images
graphics system
Дата публикации: 2013
Издатель: ДонНТУ
Библиографическое описание: Наукові праці Донецького національного технічного університету. Серія: Інформатика, кібернетика та обчислювальна техніка : збірник статей. Вип.1 (17) / ДВНЗ "ДонНТУ" ; редкол.: О.Є. Башков (голов. ред.) та ін. - Донецьк : ДонНТУ, 2013.
Аннотация: В данной работе выполнен анализ архитектурных решений, направленных на повышение быстродействия стадии поиска пересечения луча с объектом в системах синтеза изображений методом трассировки лучей. Обоснована целесообразность применения FPGA технологии для построения высокопроизводительных многопроцессорных графических систем. Описана FPGA-базированная система реального времени, позволяющая генерировать изображения методом трассировки лучей. Предложена модификация системы с целью повышения ее производительности.
Описание: Performance of existing software implementations of Ray-tracing algorithm is still strictly limited by modern processors that require many processors to achieve real-time performance. Therefore, a structure of ray-tracing hardware implementation on FPGA (SaarCOR) is analyzed. Operating at the frequency of 90 MHz, the hardware implementation of ray tracing algorithm achieves real-time rate of 20 to 60 frames per second in a wide range of 3D scenes to support texturing, multiple light sources and multiple levels of reflection or transparency. The feature of this system is reusing the transformation unit for tasks decision including the effective search of the intersection of rays with triangles. Despite the additional support for dynamic scenes this approach reduces the overall cost of the hardware part by 68%. Also to accelerate ray tracing algorithm the mathematical core on FPGA can be used. This kernel supports multiplication, addition, subtraction, division, square root, comparison operations. Due to the use of such funds the classical ray tracing algorithm is transformed into a hardware-software tool that sends data to the extended hardware, which is based on FPGA, through one of the interfaces, and then receives the result calculation on the same interface. To modify this system we propose a method for interpixel interpolation based on the assumption that adjacent pixels of traced images have roughly the same colour options. The main idea is: to trace the pixels with some step, depending on the quality needs; to obtain the values of untraced colour components by the use of block interpolation; to check the result, if the coefficient of colour differences is more then tolerable, to perform adjustment of an interpolation step. The algorithms of line and block interpixel interpolation to accelerate ray tracing are developed and simulated using Message Passing Interface for .NET. technology (cluster DonNTU). Analysis of test results shows that the interpixel interpolation algorithm reduces the synthesis of the scenes from 12,5% to 15%, depending on the selected interpolation step and coefficient of differences in colour. A modification of SaarCor system is proposed. To go to the FPGA implementation of the interpixel interpolation algorithm a functional organization of the device is developed.
URI: http://ea.donntu.org/handle/123456789/29690
Располагается в коллекциях:Випуск 1 (17)

Файлы этого ресурса:

Файл Описание РазмерФормат
Malcheva.pdf582.78 kBAdobe PDFПросмотреть/Открыть

Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.