Электронный архив
Донецкого национального технического университета (г.Донецк)
Electronic archive of Donetsk national technical university (Donetsk)
 

eaDonNTU, Donetsk >
Научные труды ДонНТУ >
Серія: Інформатика, кібернетика та обчислювальна техніка >
Випуск 1 (17) >

Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.ru/handle/123456789/29689

Название: Optimization ofthe Addressing Scheme in Compositional Microprogram Control Unit with Code Sharing
Другие названия: Оптимизация схемы адресации композиционного микропрограммного устройства управления с разделением кодов
Оптимізація схеми адресації композиційного мікропрограмного пристрою керування із розподілом кодів
Авторы: Barkalov, A.A.
Tytarenko, L.A.
Yefimenko, K.N.
Zeleneva, I.J.
Баркалов, О.О.
Титаренко, Л.О.
Єфіменко, К.М.
Зеленьова, I.Я.
Баркалов, А.А.
Титаренко, Л.А.
Ефименко, К.Н.
Зеленева, И.Я.
Ключевые слова: compositional microprogram control units
GSA
FPGA
logic circuit
operational linear chains
LUT
композиційний мікропрограмний пристрій керування
ГСА
операторний лінійний ланцюг
логічна схема
композиционное микропрограммное устройство управления
операторная линейная цепь
логическая схема
Дата публикации: 2013
Издатель: ДонНТУ
Библиографическое описание: Наукові праці Донецького національного технічного університету. Серія: Інформатика, кібернетика та обчислювальна техніка : збірник статей. Вип.1 (17) / ДВНЗ "ДонНТУ" ; редкол.: О.Є. Башков (голов. ред.) та ін. - Донецьк : ДонНТУ, 2013.
Аннотация: A method for reducing the hardware amount in the scheme of compositional microprogram control units (CMCU) with code sharing is proposed oriented to FPGA technology. The method is based on the use of three sources for encoding of pseudoequivalent OLC classes,and a multiplexer, which allows choosing one of these sources. Such an approach would reduce the number of LUT elements in the addressing circuit of CMCU. Application of the specified method to the finite state machine of addressing CMCU, under its implementation with FPGA, leads to reduction of the number of LUT-elements in the circuit of the control unit. Results of the research of the developed structures are represented, allowing defining their efficiency and the area of optimum application. An example of the proposed method application is given.
Описание: В работе предложен метод уменьшения аппаратурных затрат в схеме КМУУ с разделением кодов, ориентированный на технологию FPGA. Метод основан на использовании трех источников кодов классов псевдоэквивалентных ОЛЦ и мультиплексора, который позволяет выбирать один из этих источников. Такой подход позволяет уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример использования предложенного метода.
URI: http://ea.donntu.org/handle/123456789/29689
Располагается в коллекциях:Випуск 1 (17)

Файлы этого ресурса:

Файл Описание РазмерФормат
Barkalov.pdf1.16 MBAdobe PDFПросмотреть/Открыть

Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.