Электронный архив
Донецкого национального технического университета (г.Донецк)
Electronic archive of Donetsk national technical university (Donetsk)
 

eaDonNTU, Donetsk >
Факультет компьютерных наук и технологий (до 2021) >
Кафедра вычислительной математики и программирования >
Статті кафедри обчислювальної математики і програмування >

Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.ru/handle/123456789/29395

Название: Optimization of the Addressing Scheme in Compositional Microprogram Control Unit with Code Sharing
Авторы: Barkalov, А.А.
Tytarenko, L.A.
Efimenko, K.N.
Zeleneva, I.J.
Ключевые слова: compositional microprogram control units
operational linear chains
FPGA
logic circuit
Дата публикации: 2013
Издатель: Донецк: ДонНТУ
Библиографическое описание: Barkalov A.A., Tytarenko L.A., Efimenko K.N., Zeleneva I.J. Optimization of the Addressing Scheme in Compositional Microprogram Control Unit with Code Sharing// Наукові праці ДонНТУ. Серія „Інформатика, кібернетика та обчислювальна техніка”. №1 (17) / – Донецьк: ДВНЗ «ДонНТУ». – 2013. – С.5-10.
Аннотация: The article is devoted to development of methods of synthesis and optimization of compositional microprogram control units (CMCU) of FPGA (field-programmable logic arrays). For optimization of resources of a system-on-a-chip used at realization of the compositional microprogram control unit the method of a structural reduction. A method for reducing the hardware amount in the circuit of CMCU with code sharing is proposed oriented on FPGA technology. The method is based on the use of three sources of codes classes of pseudoequivalent OLC and a multiplexer to choose one of these sources. Such an approach would reduce the number of LUT elements in the addressing circuit of CMCU. Application of the specified method to the finite state machine of addressing CMCU, under its implementation with FPGA, leads to reduction of the number of LUT-elements in the circuit of the control unit. Results of research of the developed structures are resulted, allowing defining their efficiency and an area of optimum application. An example of the proposed method application is given.
Описание: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с разделением кодов, ориентированный на технологию FPGA. Метод основан на использовании трех источников кодов классов псевдоэквивалентных ОЛЦ и мультиплексора, позволяющего выбрать один из этих источников. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода.
URI: http://ea.donntu.org/handle/123456789/29395
Располагается в коллекциях:Статті кафедри обчислювальної математики і програмування

Файлы этого ресурса:

Файл Описание РазмерФормат
Article_3_2013.pdf224.21 kBAdobe PDFПросмотреть/Открыть

Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.