|
eaDonNTU, Donetsk >
Факультет компьютерных наук и технологий (до 2021) >
Кафедра вычислительной математики и программирования >
Статті кафедри обчислювальної математики і програмування >
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://ea.donntu.ru/handle/123456789/29394
|
| Название: | Оптимизация схемы адресации КМУУ с элементарными цепями |
| Авторы: | Баркалов, А.А.
Ефименко, К.Н.
Зеленева, И.Я. |
| Ключевые слова: | КМУУ
ЭОЛЦ
ГСА
FPGA
логическая схема |
| Дата публикации: | 2013 |
| Издатель: | Донецк: ДонНТУ |
| Библиографическое описание: | Баркалов А.А., Ефименко К.Н., Зеленева И.Я. Оптимизация схемы адресации КМУУ с элементарными цепями// Наукові праці ДонНТУ. Серія: обчислювальна техніка та автоматизація. №1 (24) / – Донецьк: ДонНТУ. – 2013. –С.214-221. |
| Аннотация: | Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными цепями, ориентированный на технологию FPGA. Метод основан на использовании трех источников кодов классов псевдоэквивалентных ЭОЛЦ и мультиплексора, позволяющего выбрать один из этих источников. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода. |
| Описание: | A.A. Barkalov, K.N. Efimenko, I.J. Zelenjova. Optimization of addressing circuit for CMCU with elementary chains. The article is devoted to development of methods of synthesis and optimization of compositional microprogram control units (CMCU) of FPGA (field-programmable logic arrays). For optimization of resources of a system-on-a-chip used at realization of the compositional microprogram control unit the method of a structural reduction. A method for reducing the hardware amount in the circuit of CMCU with elementary chains is proposed oriented on FPGA technology. The method is based on the use of three sources of codes classes of pseudoequivalent EOLC (elementary operational linear chains) and a multiplexer to choose one of these sources. Such an approach would reduce the number of LUT (look-up table)-elements in the addressing circuit of CMCU. Application of the specified method to the finite state machine of addressing CMCU, under its implementation with FPGA, leads to reduction of the number of LUT-elements in the circuit of the control unit. Results of research of the developed structures are resulted, allowing defining their efficiency and an area of optimum application. An example of the proposed method application is given. |
| URI: | http://ea.donntu.org/handle/123456789/29394 |
| Располагается в коллекциях: | Статті кафедри обчислювальної математики і програмування
|
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.
|
