eaDonNTU, Donetsk >
Факультет интеллектуальных систем и программирования (ФИСП) >
Кафедра компьютерной инженерии >
Научные публикации кафедры компьютерной инженерии >
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://ea.donntu.ru/handle/123456789/2323
|
Название: | Оптимизация логической схемы автомата Мура на CPLD |
Авторы: | Баркалов, А.А. Матвиенко, А.В. Цололо, С.А. |
Ключевые слова: | автомат Мура PAL микропрограммный |
Дата публикации: | 2007 |
Серия/номер: | Комп’ютерні засоби, системи та мережі. Збiрник наукових праць. Iнститут кiбернетики iм. В.М.Глушкова НАН Украiни. – Київ, 2007. – №6; |
Аннотация: | Предлагается метод уменьшения числа макроячеек PAL в логической схеме микропрограммного автомата Мура. Метод основан на использовавнии свободных выходов встроенных блоков памяти для представления кодов классов псевдоэквивалентных состояний. Предлагаемый подход позволяет уменьшить аппаратурные затраты без уменьшения призводительности цифровой системы. Приведен пример применения предложенного метода. |
URI: | http://ea.donntu.edu.ua/handle/123456789/2323 |
Располагается в коллекциях: | Научные публикации кафедры компьютерной инженерии
|
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.
|