

Андрюхин А.И.

Донецкий государственный институт
искусственного интеллекта

УДК 519.9+681.3.

ЭВРИСТИЧЕСКИЙ МЕТОД ПОВЫШЕНИЯ АДЕКВАТНОСТИ МОДЕЛИРОВАНИЯ ЛОГИЧЕСКИХ СХЕМ

Основной проблемой в теории искусственного интеллекта является проблема представления знаний. Широко используемым методом представления знаний наряду с продукционным, фреймовым, сетевым является логическое представление их в виде правильно построенных формул формальной логической системы, в роли которой обычно выступает исчисление предикатов первого порядка [1,2]. Поэтому повышение точности моделирования логических схем в многозначных алфавитах, которое можно интерпретировать как логический вывод в исчислении предикатов, в какой-то степени учитывающий время в своих заключениях, является важной задачей. Логические схемы являются моделями дискретных устройств (ДУ), важнейшими примерами которых являются цифровые электронные устройства, и в дальнейшем в статье будем отождествлять эти понятия.

Основными характеристиками алгоритмов моделирования дискретных устройств (ДУ) являются адекватность, быстродействие и объем оперативной памяти компьютера, необходимой для их реализации. Адекватность моделирования определяется как степень соответствия результатов моделирования реальному поведению рассматриваемого ДУ. Для комбинационных ДУ результаты моделирования для исправных устройств полностью совпадают с установленными значениями сигналов на его линиях. Однако для последовательностного ДУ моделирование может давать результаты, неадекватные его истинному поведению. В основном это связано с неопределенностью его начального состояния и состязаниями между сигналами при переходных процессах. Поэтому способ учета временных задержек как один из важнейших факторов адекватности моделирования играет основную роль при логическом моделировании [3]. Моделирование с единичными задержками хорошо зарекомендовало себя на начальных этапах исследования логики функционирования различного рода триггеров и основанных на них счетных структур [4].

Поэтому считаем, что компоненты устройства имеют равные задержки.

Однако в некоторых случаях определяющим фактором значения сигналов в устройстве являются его структурные особенности, и целью статьи является улучшение адекватности многозначного логического моделирования. Оно основано на анализе неопределенности начального состояния и на структурных особенностях моделируемого ДУ и позволяет получить более точные оценки значений установленных сигналов в устройстве.

Как известно, для моделирования последовательностного ДУ на вентильно-функциональном уровне необходим по меньшей мере трехзначный алфавит $\{0,1,X\}$, где $0(1)$ - значения соответственно логического нуля (единицы). Дальнейшее изложение ориентировано для упрощения на этот алфавит, но сам метод применим при большей значности алфавита. Для большинства приложений необходимо знать только значения установленных сигналов, и поэтому через X

обозначается значение сигнала на линии, когда нам неизвестно, какое из двух строго определенных стационарных значений 0,1 имеет эта линия ДУ, либо в случае генерации (осцилляции) сигнала или когда значение сигнала лежит между 0 и 1 при переходном процессе.

Анализируя результаты моделирования, мы можем определить более точно, что понимается под значением X , т.е. какой из вышеупомянутых вариантов имеет место на конкретной линии ДУ. На начальных этапах моделирования незнание начального состояния значительно влияет на возможность определения значений сигналов в ДУ, так как даже хорошее понимание функционирования ДУ с наличием линий сброса его в начальное состояние (требуемых согласно правилам контролепригодного проектирования) не освобождает нас от этой проблемы при неисправностях на этих линиях или эквивалентных им. Для получения постоянного источника сигнала иногда специально строят и далее используют паразитные линии, что в начале моделирования отражается неопределенностью сигналов для определенных линий. Считаем, что память ДУ и его входные полюса имеют строго определенные значения 0,1.

Основой дальнейших рассуждений является следующее замечание относительно результата многозначных логических операций дизъюнкции и конъюнкции. Если B, C - многозначные логические переменные, чьи значения равны X , то естественно $B \vee C = X \vee X = X$ и $B \wedge C = X \wedge X = X$. Однако если B принимает строго определенные значения 0, 1, а значением C является инвертированное значение B , то $B \vee C = 1$ и $B \wedge C = 0$. В более общей постановке задачу можно сформулировать следующим образом: определить значение $\wedge X_i, \vee X_i, i=1, M$ при достаточно большом для применения на практике конечном значении M , где X_i - многозначные переменные, и некоторые из них, возможно, удовлетворяют условию паразитности. Для применения приведенного выше соотношения между двумя переменными с неопределенными значениями X необходимо знание о паразитности сигналов на линиях B, C и их строгой определенности. Для использования этого отношения между двумя переменными в выражениях $\vee X_i, \wedge X_i$ при $i > 2$ необходима идентификация зависимости переменной X_i по отношению к X_j .

Теоретическое решение этой задачи известно, так как имея представление объекта моделирования в символьной форме и применяя методы компьютерной алгебры, возможно решать помимо нашей задачи и другие проблемы. В частности, этот подход использовал Армстронг, и предложил известный метод эквивалентных нормальных форм (ЭНФ), применяемый для построения тестов. Однако это требует построения целой программной системы помимо уже имеющихся и наследования взамен нашей задачи известного недостатка компьютерных символьных преобразований, как огромные затраты памяти компьютера для больших объектов.

Возможен и путь использования нумерации Геделя, применяемой в математической логике, когда символьным выражениям сопоставляются взаимно однозначные числовые коды и рассматривается их делимость или разложимость на определенные сочетания сомножителей [5]. При геделевской нумерации

Эвристический метод повышения адекватности моделирования логических схем

сопоставляется символам, выражениям и последовательностям выражений (выводам, доказательствам) языка L числового код, и при этом синтаксические свойства выражений соответствуют арифметическим свойствам их кодов. Символам c_j языка L (связки, переменные, функциональные символы и символы отношений и т.п.), образующим множество L_c , приписывается некоторый порядок и строится функция q , отображающая L_c в некоторое множество целых возрастающих положительных чисел. Выражению $\varpi = c_1c_2\dots c_n$ соответствует

$B(w) = \prod_{i=1}^n P_i^{q(c_i)}$, где P_i есть i -ое простое число. Этим достигается взаимно однозначное соответствие между $B(\varpi)$ и ϖ . Далее строится геделев код $G(w) = \prod_{i=1}^m P_i^{B(w_i)}$ для набора выражений $W = \varpi_1\varpi_2\dots\varpi_m$ и полагается для выражения ϖ при $W = \varpi$ $G(\varpi) = G(W)$ и для символа c при $\varpi = c$ $G(c) = G(\varpi)$. Так как можно рассматривать только операции конъюнкции, дизъюнкций и отрицания, имеем возможность значительно упростить построения числового кода. Однако и этот подход практически затруднительно реализовать из-за больших значений числовых кодов и следовательно, возникающих отсюда проблем.

Поэтому предлагается метод учета парофразности сигналов, имеющий простую программную реализацию и требующий дополнительно, в зависимости от количества линий в устройстве n , либо $2n$ байтов памяти при $n < (2^{16} - 1)$, либо $4n$ байтов при $n < 2^{32} - 1$. Он не может автоматически полностью отслеживать парофразность линий, но использование его наряду с возможным ручным вводом информации для него позволяет сделать вывод о его полезности на практике.

Реализация многозначного логического моделирования в алфавите A описывается с помощью многозначных операций, которые строятся с помощью автономных подпрограмм или макроопределений (последний гораздо более расточителен по использованию оперативной памяти компьютера). Пусть $NOT(V, i, k, A)$, $AND(V, i, j, k, A)$, $OR(V, i, j, k, A)$ обеспечивают соответственно многозначные логические операции отрицания, конъюнкции и дизъюнкции, результат которых помещается в k -ом элементе массива V (i, j, k - номера элементов массива, т.е. значения линий). Здесь V понимается как массив структур, содержащих многозначные значения не только линий устройства и переменных, описывающих его память, но и дополнительных рабочих структур, которые необходимы при реализации программных модулей компонентов ДУ. Для учета строгой определенности значений сигналов и дальнейшего получения более точных результатов многозначных операций введем массив номеров линий и переменных, описывающих память устройства N . Начальное состояние N определим следующим образом.

Для линии (переменной состояния) L с номером i , которая принимает значения только 0,1, положим $N[i] = i$, иначе $N[i] = 0$. Таким образом, сигнал на линии k представляет собой список (V, n) , где $n = N[k]$. Основой метода

является отслеживание инвертирования строго определенного сигнала на линии i при прохождении его через элементы устройства. Если строго определенный сигнал (X,i) проходит через инвертор, то выход инвертора, имеющий номер j , получает значение X и полагается $N[j] = -i$. Определим логические операции отрицания, дизъюнкции и конъюнкции над сигналами со значением X , представленными в списочной форме следующим образом:

- а) отрицания $\neg(x,i) = (x,-i)$;
- б) дизъюнкция $(x,i) \vee (1,j) = (1,0), (x,i) \vee (0,j) = (x,i), (x,i) \vee (x,-i) = (1,0)$,
при $i \neq j (x,i) \vee (x,j) = (x,0)$;
- в) конъюнкция $(x,i) \wedge (1,j) = (x,i), (x,i) \wedge (0,j) = (0,0), (x,i) \wedge (x,-i) = (0,0)$,
при $i \neq j (x,i) \wedge (x,j) = (x,0)$.

Пример использования этих операций приведен на рис. 1, где для линий схемы даны их значения при учете парафазности и без ее учета. Рассмотрим применение учета парафазности сигналов в аналитической форме на примере сначала синхронных и далее асинхронных ДУ.




Рис.1

Пусть $A = (X, Y, S, \sigma, \lambda)$ - синхронный конечный автомат, для которого $X = (X_1, X_2, \dots, X_n), Y = (Y_1, Y_2, \dots, Y_l), S = (S_1, S_2, \dots, S_m)$ - алфавиты соответственно входов, выходов и состояний, а σ - функция переходов, λ -функция выходов и следовательно, $Y_t = \lambda(X_t, S_t), S_{t+1} = \sigma(X_t, S_t)$ для дискретного момента времени t .

**Эвристический метод повышения адекватности
моделирования логических схем**

Кодируя значения $S_i \in S, Y_1 \in Y, X_i \in X$ соответственно булевыми векторами $(s_1, s_2, \dots, s_M), (x_1, x_2, \dots, x_N), (y_1, y_2, \dots, y_L)$

размерности $M \leq [\log_2 m] + 1, N \leq [\log_2 n] + 1, L \leq [\log_2 l] + 1$, получаем систему булевых уравнений

$$\begin{aligned} s_{i,t+1} &= \sigma(s_{1,t}, s_{2,t}, \dots, s_{M,t}, x_{1,t}, x_{2,t}, \dots, x_{N,t}) \quad i = 1, M \\ y_{j,t} &= \lambda(s_{1,t}, s_{2,t}, \dots, s_{M,t}, x_{1,t}, x_{2,t}, \dots, x_{N,t}) \quad j = 1, L, \end{aligned} \quad (1)$$

где $s_{i,t}$ - значение булевой переменной состояния s в момент t ,

$x_{j,t}$ - значение булевой переменной входа x_j в момент t ,

$y_{l,t}$ - значение булевой переменной выходов y_l в момент t .

Пусть в системе (1) имеются при некоторых i, j, k, l уравнения вида

$$s_{i,t+1} = f_i(x_t) \vee s_{j,t}, \quad s_{j,t+1} = f_j(x_t) \oplus s_{j,t}, \quad s_{k,t+1} = f_k(x_t) \vee s_{i,t} s_{j,t}, \quad y_{l,t} = s_{k,t},$$

где \oplus - знак операции суммы по модулю 2 и $x_t = (x_{1,t}, x_{2,t}, \dots, x_{N,t})$.

Заметим, что мы не можем установить переменную s_j в 0, так как в начальном состоянии принимается $s_j = X$ и при $f_j = 0(1)$ имеем соответственно уравнения $s_{j,t+1} = s_{j,t} (s_{j,t+1} = 1 \oplus s_{j,t} = \neg s_{j,t})$. Следовательно, согласно троичной логике переменная s имеет постоянное значение X , а переменная s_k и выход y_l имеют значения X или же 1. При учете парофазности, моделируя подобную схему при x_1 , удовлетворяющем условиям $f_i(x_1) = 0, f_j(x_1) = 0, f_k(x_1) = 1$, и далее при x_2 $f_k(x_2) = 0$ имеем соответственно $s_{i,2} = s_{j,1}, s_{j,2} = \neg s_{j,1}$ и поэтому $s_{k,3} = s_{j,2} \neg s_{j,2} = 0$. Пример подобной синхронной схемы

$s_{1,t+1} = x_1 \vee s_{2,t}, \quad s_{2,t+1} = x_2 \vee s_{2,t,0}, \quad y_{l,t} = s_{1,t} s_{2,t}$ приведен на рис. 2.




Рис. 2




Рис. 3.

Для асинхронных схем для обеспечения их устойчивой работы уравнения должны удовлетворять условию поглощения, т.е. $\sigma(x, \sigma(x, s)) = \sigma(x, s)$ [6]. Этим условием, как известно, определяется ее устойчивость или неизменяемость состояния по отношению к длительно не изменяющимся входным сигналам. Для асинхронной схемы на рис. 3. $s_1 = x_1 \vee s_1, y_1 = x_2 \vee s_1 \vee \neg s_1$ уточненный метод определяет выходное значение 1, а обычное использование троичных операций определяет значение X при $x_2 = 0$. Эта схема удовлетворяет условию поглощения, так как $s_1 = x_1 \vee (x_1 \vee s_1) = x_1 \vee s_1$. Заметим, что заменив в этой схеме выделенный элемент ИЛИ на элемент суммы по модулю 2 с учетом парофазности, мы снова получим на выходе 1. Однако эта схема не удовлетворяет условию поглощения, так как $s_1 = (x_1 \oplus x_1 \oplus s_1) = s_1 \neq x_1 \oplus s_1$ и в зависимости от реальных задержек элементов следующего каскада может менять свое значение на выходе при $x_1 = 1$ и, следовательно, применение обычного троичного моделирования дает более адекватный результат. Новые многозначные операции, которые позволяют в некоторой мере учитывать структуру ДУ при наших предположениях относительно стационарности строго определенных значений сигналов, имеют вид при записи их на языке С :

```
void NOT_NEW(V, i, j, A, R, N)int V[ ], N[ ], i, j, A, R;{
    NOT(V, i, j, A);
    if(R) return;
    if(N[j] == 0) return;
    N[j] = -N[i];}
```

```
void AND _ NEW (V,i,j,k,A,R,N)int V[ ],N[ ],i,j,k,A,R;{
    AND(V,i,j,k,A);
    if(R) return;
    if(val(V,k,A)!= 2) return;
    if(N[i]== 0) return;
    if(N[j]== 0) return;
    set_val(V,k,0,A);N[k]= 0;}
void OR _ NEW (V,i,j,k,A,R,N)int V[ ],N[ ],i,j,k,A,R;{
    OR(V,i,j,k,A);
    if(R) return;
    if(val(V,k,A)!= 2) return;
    if(N[i]== 0) return;
    if(N[j]== 0) return;
    set_val(V,k,1,A);N[k]= 0;}
```

Здесь $val(V, k, A)$ -функция, возвращающая для k -го элемента массива значений V соответственно для значений сигналов 0,1,X в алфавите A числа 0,1,2 . Функция $set_val(V, k, a, A)$ присваивает k -ому элементу V значения 0,1,X в алфавите A соответственно при $a = 0,1,2$. Переменная $R = 1(0)$ указывает моделировать ДУ без учета паразитности (с ее учетом) соответственно.

Использование этих процедур при описании функционирования многовходовых дизъюнкторов, конъюнкторов позволяет учитывать паразитность их входных сигналов. Возможность управлять режимом моделирования с помощью переключателя R имеет своей целью получить дополнительную информацию для исследования частей логической модели, в которых значения линий не совпадают.

Литература

1. Кандрашина Е.Ю., Литвинцева Л.В., Поступов Д.А. Представление знаний о времени и пространстве в интеллектуальных системах. М.: Наука. Гл. ред. физ.-мат. лит. - 328 с.
2. Андриюхин А.И. Модельное представление антиномии в булевых сетях // Искусственный интеллект. - 1998, №2. - с. 35-41.
3. Андриюхин А.И. Реализация компилятивного логического моделирования с задержками // Электронное моделирование. - 1995, 2, - с. 66-69.
4. Киносита К., Асада К., Карапу О. Логическое проектирование СБИС: Пер. с япон. - М.: Мир, 1988. - 309 с.
5. Клини С. Введение в метаматематику. М.ИЛ. 1957.
6. Бохман Д., Постхоф Х. Двоичные динамические системы. М.: Энергоиздат. - 1986. - 400 с.