

ОПРЕДЕЛЕНИЕ ВЕРОЯТНОСТИ КЭШ-ПОПАДАНИЙ ПО ГРАФ-СХЕМЕ АЛГОРИТМА В КОМПОЗИЦИОННЫХ МИКРОПРОГРАММНЫХ УСТРОЙСТВАХ УПРАВЛЕНИЯ

Ковалев С.А., Бабаков Р.М.

Кафедра ЭВМ, ДонГТУ
kovalev@pop.dgtu.donetsk.ua

Abstract

Kovalev S.A., Babakov R.M. Determination of probability of cache-hits by a flow-chart in compositional microprogram control devices. The method of determination of probability of cache-hits by a flow-chart is considered. It can be used for determination of effectiveness of using of cache memory with direct-mapping organization in compositional microprogram control devices.

Введение

Одним из центральных блоков цифровых устройств является устройство управления, в качестве которого может использоваться композиционное микропрограммное устройство управления, обладающее лучшими характеристиками по сравнению с устройствами управления, использующими операционно-адресную структуру управляющих слов [1]. Одной из важных задач, возникающих при синтезе устройств управления, является повышение быстродействия работы схемы, что возможно за счет использования кэш-памяти для кэширования микрокоманд [2]. При оценке эффективности использования кэш-памяти важной характеристикой является вероятность кэш-попадания, зависящая, главным образом, от реализуемого алгоритма. В настоящей работе предлагается методика аналитического определения вероятности кэш-попадания по заданной граф-схеме алгоритма для кэш-памяти с прямым отображением в композиционных микропрограммных устройствах управления.

Организация композиционного микропрограммного устройства управления с кэш-памятью

В структуре композиционных микропрограммных устройств управления @<МУУ> наибольшее время срабатывания имеет управляющая память микрокоманд (УП) [2, 3]. Это обусловлено тем, что при синтезе схем КМУУ УП обычно реализуется на ПЗУ [3, 4]. Если считать, что УП реализована на ПЗУ и время ее срабатывания $t_{\text{УП}} = 200$ нс [5], а время срабатывания счетчика адреса микрокоманд (СЧАМК) $t_{\text{СЧАМК}} = 20$ нс, то становится очевидным, что общее время срабатывания цепочки <СЧАМК, УП> составляет 220 нс, причем время срабатывания УП здесь составляет 90%. Следовательно, важной задачей, возникающей при синтезе КМУУ, является снижение времени доступа к УП.

Один из способов увеличения быстродействия КМУУ заключается в использовании в структуре КМУУ кэш-памяти, предназначенной для хранения часто используемых микрокоманд (МК) и выполненной на быстродействующих микросхемах типа SRAM [2]. При этом время доступа к кэш-памяти во много раз меньше, чем к УП, а размер кэш-памяти обычно составляет несколько процентов от общего размера УП. Это позволяет многократно повысить быстродействие схемы при незначительном увеличении аппаратных затрат и стоимости.

В [2] предлагается встраивать кэш-память так, как показано на рис. 1. Помимо самой кэш-памяти микрокоманд КПМК в схеме присутствует кэш-контроллер К, управляющий процессом выборки микрокоманды из памяти.




Рис. 1. Расположение кэш-памяти в структуре КМУУ

Управляющая и кэш-память организованы следующим образом. Известно, что в КМУУ управляющая память содержит только операционные микрокоманды. Пусть разрядность адреса $R = \lfloor \log_2 M \rfloor$, где M - число операторных вершин в граф-схеме алгоритма, а число разрядов в микрокоманде равно K . Значит, УП может содержать до 2^K слов (далее под словом будем понимать микрокоманду разрядности K). Управляющую память можно представить как набор последовательно расположенных блоков по S слов в каждом. Всего таких блоков будет $2^R/S$. Количество слов в каждом блоке будем считать кратным степени двойки. Тогда кэш-память можно представить как некоторое множество строк, каждая из которых имеет длину, равную длине одного блока УП. В каждой из N строк может быть размещен блок из S слов, причем число строк много меньше количества блоков в управляющей памяти: $N \ll 2^R/S$.

Схема (рис. 1) работает следующим образом.

Получив из СЧАМК адрес очередной МК, кэш-контроллер проверяет наличие этой МК в кэш-памяти. Если МК обнаружена (кэш-попадание), то осуществляется «короткий» цикл чтения микрокоманды из кэш-памяти. Если же микрокоманда не обнаружена (кэш-промах), то выполняется «длинный» цикл чтения из УП блока микрокоманд, к которому принадлежит текущая МК, и записи блока в КПМК с последующим чтением микрокоманды из КПМК. В любой момент времени в кэш-памяти содержится некоторое подмножество блоков из УП.

Организация КМУУ с кэш-памятью с прямым отображением

Наиболее простой организацией кэш-памяти является кэш-память с прямым отображением [6], при которой один или несколько блоков УП строго соответствуют

некоторой строке кэш-памяти. Поскольку в каждый момент времени в строке кэш-памяти может быть размещен только один блок, для каждой строки кэш-памяти вводится специальный признак ~ тэг, однозначно идентифицирующий блок УП.

Прямое отображение описывается формулой

$$i = j \bmod N, \quad (1)$$

где i - номер строки кэш-памяти; j - номер блока УП; N - число строк в кэш-памяти.

Функция прямого отображения реализуется путем анализа адреса управляющей памяти, который состоит из трех полей. Первое поле Word разрядностью w определяет порядковый номер слова в блоке УП и в строке кэш-памяти. Следующие s бит определяют один из 2^s блоков УП. Кэш-контроллер интерпретирует эти разряды как поле тэга Tag разрядностью s -г бит и поле номера строки кэш-памяти Line разрядностью g . Таким образом, количество строк в кэш-памяти $N=2^g$.

Принцип работы кэш-контроллера с прямым отображением следующий. При записи блока УП в строку кэш-памяти старшие s -г разрядов записываются в поле тэга этой строки. При чтении некоторого слова кэш-контроллер выделяет из адреса слова поле Line, после чего сравнивает значение поля Tag в адресе запрашиваемого слова и значение тэга в строке кэш-памяти с номером Line.

Если значения тэгов совпадают, значит, блок УП, к которому принадлежит запрашиваемое слово, размещен в кэш-памяти. В этом случае из строки кэш-памяти с номером Line выбирается слово с номером, равным значению поля Word в адресе запрашиваемого слова. В случае же несовпадения тэгов кэш-контроллер выдает адрес запрашиваемого слова на входы кэш-памяти, выполняет цикл чтения блока из УП, после чего размещает прочитанный блок в соответствующей строке кэш-памяти.

Оценка эффективности использования кэш-памяти в композиционных микропрограммных устройствах управления

В процессе выполнения произвольной микрокоманды возможно одно из двух событий: произошло кэш-попадание либо кэш-промах. Поскольку эти два события являются несовместными и могут произойти с некоторой вероятностью, то среднее время ожидания композиционного микропрограммного устройства управления, включающего в себя кэш-память, можно определить следующим образом:

$$T_E = P_h \cdot T_C + (1 - P_h) \cdot T_m, \quad (2)$$

где P_h - вероятность кэш-попаданий при выполнении реализуемого алгоритма;
 T_C - время поиска в кэш-памяти и выбор данных в случае кэш-попадания;
 T_m - время доступа к данным в случае кэш-промаха, при этом **$T_m = T_{уп} + T_i$** , где **$T_{уп}$** - время доступа к управляющей памяти в системе без кэш-памяти, **T_i** - так называемое время потерь при кэш-промахе, затрачиваемое на поиск запрашиваемых данных в кэш-памяти и помещение данных из управляющей памяти в кэш-память.

Очевидно, что для достижения высокой скорости доступа к управляющей памяти требуется высокая вероятность кэш-попаданий.

Эффективность использования кэш-памяти определяется тем, насколько кэш-память повышает скорость доступа к системе памяти. Полагая, что в общем случае $T_c < T_{уп} < T_m$, выигрыш в скорости доступа к данным в системе с кэш-памятью по сравнению с системой без кэш-памяти можно определить как отношение $T_{уп}$ к T^{\wedge} :

$$E = \frac{T_{уп}}{T_E} = \frac{T_{уп}}{P_h \cdot T_c + (1 - P_h) \cdot T_m}. \quad (3)$$

Методика определения вероятности кэш-попаданий по заданному алгоритму

В формуле (3) величины T_c , T_m и $T_{уп}$ определяются элементной базой и функциональной организацией аппаратуры. Конкретные значения этих величин можно легко определить, зная длительность и порядок срабатывания электронных компонентов схем кэш-памяти и кэш-контроллера.

Наиболее сложно определить значение вероятности кэш-попаданий P_h , поскольку эта величина зависит как от выбранных характеристик кэш-памяти, так и от реализуемого алгоритма. При этом величина P_h может изменяться в пределах от 0 до 1 и тем самым фундаментально влиять на эффективность использования кэш-памяти.

Если для величин T_c и T_m можно легко получить точные значения (например, по временной диаграмме работы устройства), то даже приблизительное определение значения P_h является затруднительным, поскольку ситуации кэш-попаданий и кэш-промахов не являются очевидными из заданной граф-схемы алгоритма и характеристик кэш-памяти.

Исходными данными для определения вероятности кэш-попаданий P_h будем считать:

- граф-схему реализуемого алгоритма;
- вероятности условных переходов для логических условий, анализируемых в алгоритме;
- адресацию микрокоманд;
- число строк и слов кэш-памяти;
- организацию кэш-памяти (в данной работе рассматривается кэш-память с прямым отображением).

Граф-схему алгоритма будем считать преобразованной для реализации в устройстве управления с естественной адресацией микрокоманд [3].

Содержимое операционной микрокоманды на этапе определения вероятности кэш-попаданий не имеет значения. Действия, выполняемые в операционных микрокомандах, либо никак не влияют на процесс выполнения алгоритма, либо влияют на вероятности переходов для логических условий, которые уже считаются заданными. Поэтому алгоритм, анализируемый с применением методики, разработанной в данной работе, принимает абстрактный характер.

Для аналитического определения вероятности кэш-попаданий для заданного алгоритма предлагается методика, включающая следующие этапы:

- определение вероятности выполнения i -й микрокоманды;
- определение вероятности кэш-попадания i -й микрокоманды и алгоритма в целом.

Определение вероятности выполнения i -й микрокоманды

На протяжении выполнения алгоритма каждая микрокоманда выполняется некоторое число раз, зависящее от вероятностей условных переходов и в общем случае изменяющееся при каждом повторном выполнении алгоритма. Следовательно, можно говорить о вероятности выполнения отдельной микрокоманды $p(a_i)$, определяемой как отношение среднего количества выполнений этой микрокоманды $q(a_i)$ к среднему количеству микрокоманд Q , выполняющихся за один проход алгоритма:

$$p(a_i) = \frac{q(a_i)}{Q}. \quad (4)$$

Здесь среднее количество микрокоманд Q равно алгебраической сумме значений $q(a_i)$ всех микрокоманд:

$$Q = \sum_{i=1}^M q(a_i). \quad (5)$$

Значения $q(a_i)$ можно определить, как сумму вероятностей выполнения каждой операторной вершины граф-схемы алгоритма, умноженных на вероятности перехода из соответствующей вершины в вершину a_i . Для этого составим систему уравнений вида

$$\begin{aligned} q(a_i) &= p(a_1 \rightarrow a_i) \cdot q(a_1) + p(a_2 \rightarrow a_i) \cdot q(a_2) + \dots + p(a_{i-1} \rightarrow a_i) \cdot q(a_{i-1}) + \\ &+ p(a_{i+1} \rightarrow a_i) \cdot q(a_{i+1}) + \dots + p(a_M \rightarrow a_i) \cdot q(a_M) = \\ &= \sum_j p(a_j \rightarrow a_i) \cdot q(a_j), \quad j \in 1..M; j \neq i. \end{aligned} \quad (6)$$

Здесь $p(a_j \rightarrow a_i)$ - вероятность непосредственного перехода из вершины a_j в вершину a_i . Значение этой вероятности может быть равно:

- нулю, если непосредственный переход из a_j в a_i не возможен;
- единице, если обе вершины расположены последовательно в одной операторной линейной цепи;
- вероятности перехода для соответствующей ветви условной вершины, если переход из a_j в a_i осуществляется через одну условную вершину;
- произведению вероятностей соответствующих ветвей условных вершин, если переход из a_j в a_i осуществляется через несколько условных вершин.

Полученная таким образом система представляет собой полную систему из M линейных алгебраических уравнений, имеющую единственное решение. Такая система может быть решена любым известным методом решения систем линейных уравнений (например, методом последовательной подстановки) или с помощью специальных пакетов математических расчетов типа MathCad.

После решения системы и получения значений $q(a_i)$ определяются значения Q по формуле (5) и значения $p(a_i)$ по формуле (4).

Определение вероятности кэш-попадания i -й микрокоманды

Поскольку при каждом выполнении микрокоманды a_i могут произойти либо кэш-попадание, либо кэш-промах, можно утверждать, что полное количество выполнений $q(a_i)$ состоит из двух частей: количества выполнений $q_h(a_i)$, при которых произошло кэш-попадание, и количества выполнений $q_m(a_i)$, при которых произошел кэш-промах:

$$q(a_i) = q_h(a_i) + q_m(a_i). \quad (7)$$

Преобразуя формулу (4), можно записать, что

$$p(a_i) = \frac{q(a_i)}{Q} = \frac{q_h(a_i) + q_m(a_i)}{Q} = \frac{q_h(a_i)}{Q} + \frac{q_m(a_i)}{Q} = p_h(a_i) + p_m(a_i), \quad (8)$$

то есть вероятность выполнения i -й микрокоманды также складывается из двух частей: из вероятности кэш-попаданий $p_h(a_i)$ и вероятности кэш-промахов $p_m(a_i)$.

Для случая кэш-памяти с прямым отображением кэш-промах возможен как для микрокоманд, являющихся первыми в блоке управляющей памяти (соответствующий блок может отсутствовать в управляющей памяти на момент выполнения микрокоманды), так и для команд, являющихся входами операторных линейных цепей (первая в цепи и предыдущая микрокоманды могут принадлежать разным блокам управляющей памяти). Для остальных же микрокоманд кэш-промах невозможен ни при каких обстоятельствах.

Сформируем подмножество микрокоманд V , для которых кэш-промах возможен.

Определим вероятность кэш-промаха для каждой микрокоманды из множества V . Пусть кэш-память содержит несколько строк. В случае организации кэш-памяти с прямым отображением каждая микрокоманда «претендует» на место в строго определенной строке, определяемой соответствующим битом (битами) в адресе микрокоманды. Тогда для кэш-памяти с прямым отображением справедливы три правила:

- 1) Если в адресах микрокоманд a_j и a_i номера строк кэш-памяти различны, то очевидно, что при их последовательном выполнении микрокоманда a_i не может заменить микрокоманду a_j в строке кэш-памяти и подготовить тем самым ситуацию кэш-промаха при выполнении a_i , то есть при последовательном выполнении таких микрокоманд кэш-промах невозможен.
- 2) Если же a_j и a_i имеют в своем адресе одинаковые значения номера строки, но принадлежат разным блокам управляющей памяти, то при выполнении a_j блок, к которому принадлежит a_j , заменит в кэш-памяти блок, к которому принадлежит a_i , и при последующем выполнении a_i возникнет ситуация кэш-промаха.
- 3) Если a_j и a_i принадлежат одному блоку (и, как следствие, одной строке кэш-памяти), то при их последовательном выполнении произойдет кэш-попадание, поскольку на момент выполнения a_i соответствующий блок уже будет находиться в кэш-памяти (будет загружен туда при выполнении a_j или раньше).

Поскольку микрокоманды, относящиеся к одной строке кэш-памяти, не могут создать ситуации кэш-промаха для микрокоманд, относящихся к другой строке кэш-памяти (правило 1), мы можем разбить множество V на N подмножеств V_0, \dots, V_{1w}, V

каждом из которых будут находиться микрокоманды, относящиеся к соответствующей строке кэш-памяти.

Построим для каждого подмножества V_i подграф Γ_i ; исходной граф-схемы алгоритма, в котором микрокоманды, не принадлежащие подмножеству V_i , заменяются безусловными переходами.

Рассмотрим произвольную микрокоманду $a;eV_k$. В общем случае в подграфе Γ_i возможны следующие типы переходов в микрокоманду a :

1. Переход из начальной вершины;
2. Переход из $a;eV_k$, причем a ; и e находятся в разных блоках управляющей памяти;
3. Переход из $a;eV_k$, причем a ; и e находятся в одном блоке управляющей памяти;
4. Переход из a ; (цикл).

В первом случае всегда будет иметь место кэш-промах, поскольку в начале выполнения алгоритма строки кэш-памяти считаются незаполненными, и микрокоманда a_i заведомо отсутствует в кэш-памяти. Во втором случае кэш-промах также будет иметь место в силу правила 2. В третьем случае всегда будет происходить кэш-попадание в силу правила 3. В четвертом случае также всегда будет иметь место кэш-попадание.

Рассматривая случаи 3 и 4, можно определить вероятность кэш-попаданий для каждой микрокоманды.

Отметим, что для микрокоманд a_j и a ; ($a;eV^i$, $a;eV_k$) существует некоторое множество маршрутов $W(a^i \rightarrow a_j)$, задающих непосредственные переходы из a_j в a ;. Если из a_j в a ; можно попасть лишь единственным способом, то множество $W(a_j \rightarrow a_i)$ будет включать единственный маршрут.

Каждый маршрут проходит через некоторое количество условных вершин, и, следовательно, может характеризоваться некоторой вероятностью. Для нескольких маршрутов суммарная вероятность равна сумме вероятностей каждого маршрута:

$$p(W(a_j \rightarrow a_i)) = \sum_{n=1}^N p(W_n(a_j \rightarrow a_i)). \quad (9)$$

Здесь $p(W(a, N \rightarrow a))$ - вероятность перехода из вершины e в вершину a ; с учетом всех возможных маршрутов; $p(W_n(a_j \rightarrow a_i))$ - вероятность перехода из вершины a_j в вершину a_i для n -го маршрута; N - количество маршрутов между вершинами a_j и a_i .

Если переход из вершины e в вершину невозможен, то вероятность такого перехода равна нулю; для безусловного перехода вероятность равна единице.

Для каждой микрокоманды $a;eV$ сформируем множество микрокоманд R_e переход из которых в a ; не приведет к кэш-промаху. С учетом правила 3, в это множество могут входить собственно микрокоманда a ; (если существуют переходы из a ; в a ;), а также микрокоманды, находящиеся с a ; в одном блоке управляющей памяти (если существуют соответствующие переходы).

Теперь мы можем определить вероятность кэш-попадания для i -й микрокоманды, используя следующую формулу:

$$p_h(a_i) = \sum_{j \in R_i} p(M(a_j \rightarrow a_i)) \cdot p(a_j).$$

Здесь Σ - сумма вероятностей маршрутов из каждой микрокоманды, принадлежащей R_i , в a_j ; $p(a_j)$ - вероятность выполнения микрокоманды a_j .

Зная значение $P_i(a_j)$, можно определить вероятность кэш-промаха каждой микрокоманды $P_m(a_j)$ по формуле (8):

$$P_m(a_j) = p(a_j) - p_h(a_j). \quad (H)$$

Вероятность кэш-промаха для всего алгоритма, в соответствии с правилом сложения вероятностей, будет равна

$$P_m = \sum p_m(a_j), \quad a_j \in V. \quad (12)$$

Тогда вероятность кэш-попаданий алгоритма будет равна

$$P_h = 1 - P_m. \quad (13)$$

Заключение

Эффективность использования кэш-памяти в композиционных микропрограммных устройствах управления в значительной степени определяется вероятностью кэш-попаданий. Эта вероятность зависит от реализуемого алгоритма и параметров кэш-памяти (длины строки и количества строк). Предложенная методика определения вероятности кэш-попаданий для кэш-памяти с прямым отображением позволяет аналитически определить эту характеристику для заданного алгоритма управления. Это дает возможность подобрать для реализуемого алгоритма параметры кэш-памяти, увеличивающие производительность устройства управления без значительного увеличения стоимости.

Литература

1. Баранов С.И. Синтез микропрограммных автоматов. - Д : Энергия, 1979. - 232 с.
2. Ковалев С.А., Бабаков Р.М., Баркалов А.А. (ВТ-95д). Применение методов кэширования в композиционных микропрограммных устройствах управления. - В кн.: Наукові праці Донецького державного технічного університету. Серія «Інформатика, кібернетика та обчислювальна техніка». Випуск 15. - Донецьк, ДонДТУ, 2000. - с. 118-123.
3. Баркалов А.А., Палагин А.В. Синтез микропрограммных устройств управления. - Киев: ИК НАН Украины, 1997. - 135 с.
4. Баркалов А.А. Микропрограммное устройство управления как композиция автоматов с программируемой и жесткой логикой // Автоматика и вычислительная техника. - 1983. - № 4. - с. 42-50.
5. Интегральные микросхемы: Справочник / Под ред. Б. В. Тарабрина. - М.: Радио и связь, 1984 - 528 с.
6. Mark D. Hill. Aspects of Cache Memory and Instruction Buffer Performance. - Computer Science Division, University of California, Berkeley, 1987 - 187 p.