

ИССЛЕДОВАНИЕ СЧЕТЧИКА ДЖОНСОНА

Цель работы: изучение принципов работы и приобретение практических навыков исследования счетчиков Джонсона.

I. Общие методические указания [1, 2]

Счетчиком Джонсона или кольцевым распределителем называют функциональный узел, распределяющий поток импульсов последовательно, импульс за импульсом, по нескольким выходам.

Роль распределителя может играть сдвиговой регистр с единственнойдвигающейся единицей (рис. I).

Счетчик Джонсона строится на основе замкнутого регистра сдвига с одной перекрестной (инверсной связью). На рис. 2, а показана схема построенного таким путем счетчика. Регистр сдвига выполнен на D -триггерах. На информационный вход первого триггера сигнал подан не с прямого, а с инверсного выхода третьего триггера.

Под воздействием счетных импульсов СС счетчик последовательно проходит состояния, как это отражено на рис. 2, б. Как видно из этой таблицы, при счете сначала от первого разряда до последнего распространяется волна единиц, а затем - волна нулей.


Выходные сигналы кольцевого распределителя Y_0, Y_1, \dots, Y_5 определяются из следующих формул:

$$Y_0 = \bar{Q}_1 \cdot \bar{Q}_3, \quad Y_1 = Q_1 \cdot \bar{Q}_2, \quad Y_2 = Q_2 \cdot \bar{Q}_3, \\ Y_3 = Q_1 \cdot Q_3, \quad Y_4 = \bar{Q}_1 \cdot Q_2, \quad Y_5 = \bar{Q}_2 \cdot Q_3.$$

Временная диаграмма счетчика Джонсона показана на рис. 3.


Из восьми возможных комбинаций состояний трех триггеров в схеме распределителя используются только шесть, остальные две (010 и 101) не используются и при нормальной работе никогда не возникают. Однако при включении питания или в результате воздействия помехи в счетчике может возникнуть одна из запрещенных комбинаций. Счетчик в этом случае остается в ложном цикле $2 \rightarrow 5 \rightarrow 2 \rightarrow$

$\rightarrow 5 \dots$



Номер состояния	Q1	Q2	Q3	Выход РИ
0	1	0	0	Y_0
1	0	1	0	Y_1
2	0	0	1	Y_2

Рис. 1. Распределитель импульсов на основе регистра сдвига



Номер состояния	Q1	Q2	Q3	Выход РИ
0	0	0	0	$Q1 \cdot \bar{Q3}$
1	1	0	0	$Q1 \cdot \bar{Q2}$
2	1	1	0	$Q2 \cdot \bar{Q3}$
3	1	1	1	$Q1 \cdot Q3$
4	0	1	1	$\bar{Q1} \cdot Q2$
5	0	0	1	$\bar{Q2} \cdot Q3$




Рис. 2. Распределитель импульсов на основе счетчика Джонсона:
 а - схема распределителя; б - таблица состояний;
 в - диаграмма переходов




Рис. 3. Временная диаграмма работы РИ на основе счетчика Джонсона

ИССЛЕДОВАНИЕ ПЕРЕСЧЕТНЫХ СХЕМ

Цель работы: изучение принципов работы пересчетных схем; а также приобретение практических навыков работы с этими схемами.

I. Общие методические указания [I]

Функциональные устройства ЭВМ для подсчета входных импульсов и преобразования их числа в позиционный код соответствующей системы счисления строятся на основе счетных триггеров, а также на базе регистра и пересчетной схемы. Структура счетчика, построенного на регистре и пересчетной схеме, приведена на рис. I, а. Регистр (РГ) хранит код числа подсчитанных входных импульсов.

Пересчетная схема (ПС) при активном уровне управляющего сигнала Y_+ увеличивает значение кода РГ на единицу. При поступлении сигнала приема кода в регистр $Y_п$ код, увеличенный на единицу, записывается в РГ. Таким образом, управляющий сигнал Y_+ выполняет функцию сигнала разрешения счета, а $Y_п$ - входных подсчитываемых импульсов.

На рис. I, б приведена функциональная схема устройства с реализацией регистра на D- триггерах и пересчетной схемы - на полусумматорах (ПС). Сигнал Y_+ подключается к входу переноса в младший разряд полусумматора.

Полусумматор - устройство с двумя входами и двумя выходами, которое производит арифметическое суммирование двух входных двоичных разрядов a и b с формированием сигналов суммы S и переноса P . На рис. 2, а приведена таблица функционирования полусумматора, схема которого показана на рис. 2, б. Формула для реализации S на элементах 2-ИЛИ-НЕ получается при описании инверсного значения \bar{S} из приведенной таблицы:

$$S = a \cdot b \vee \overline{a \cdot b},$$

$$P = a \cdot b.$$

На рис. 3 приведены временные диаграммы изменения состояния регистра.

Для вывода счетчика из ложного цикла вводят дополнительные логические элементы, обнаруживающие одну из комбинаций запрещенного цикла. Выходные сигналы схемы коррекции принудительно устанавливают триггеры счетчика в одно из состояний рабочего цикла.




Рис. 4. Счетчик Джонсона со схемой коррекции

На рис. 4 показана схема коррекции, которая обнаруживает запрещенный код 101 и, не давая триггеру ТЗ переключиться в 0, переводит счетчик в рабочее состояние 011. Этот переход показан штриховой линией на рис. 2, в.

2. Порядок выполнения работы

Разработать схемы кольцевых распределителей на базе счетчика Джонсона с использованием D- и JK- триггеров стенда УМII. Исследовать работу разработанных схем в статике и динамике (рабочий и ложный циклы). Зарисовать временные диаграммы работы распределителя для следующих сигналов: СИ1, СИ2, Q1, Q2, Q3, Y0, Y1, Y2, Y3, Y4, Y5.

Список литературы

I. Гутников В.С. Интегральная электроника в измерительных устройствах. - Л.: Энергоатомиздат, 1988. - 320 с.







Рис. 1. Пересчетные схемы:
 а - структура устройства;
 б - функциональная схема

a	b	p	s	\bar{s}
0	0	0	0	1
0	1	0	1	0
1	0	0	1	0
1	1	1	0	1

а



б

Рис. 2. Таблица истинности (а) и функциональная схема (б) полусумматора




Рис. 3. Временная диаграмма работы счетной схемы

2. Порядок выполнения работы

1. Построить электрическую принципиальную схему счетчика на D-триггерах с реализацией счетной схемы на элементах И-ИЛИ-НЕ и И-НЕ.
2. Синтезировать схему полусумматора в базисе элементов И-НЕ. Построить принципиальную схему устройства с регистром на D-триггерах и счетной схемой в базисе И-НЕ.
3. Построить принципиальные схемы счетчика с регистром на RS-триггерах и счетной схемой двух вариантов (п. 1 и 2).
4. Собрать разработанные схемы на стенде УМII. Для исследований в статическом режиме сигнал Y_n подключать с выхода генератора одиночных импульсов, в динамическом режиме - с генератора импульсов. Сигнал Y_{+1} задавать от тумблера. В статическом режиме выходы триггеров подключить к элементам индикации стенда.
5. Исследовать разработанные схемы в статическом режиме, фиксируя в таблице состояния триггеров и выходов счетной схемы после каждого нажатия кнопки "Пуск", генератора одиночных импульсов - при одиночном и нулевом значении сигнала Y_{+1} .
6. Снять временные диаграммы в динамическом режиме в точках $Y_n, Q1, Q2, Q3, Q4, S1, S2, S3, S4, P1, P2, P3, P4$ для разработанных схем.

Список литературы

1. Типовые операционные элементы ЭЦМ: В 2 ч. / Сост. В.В. Лапко. - Донецк: ДПИ, 1977. - Ч. I. - 134 с.

ИССЛЕДОВАНИЕ УЗЛОВ ПЕРЕМНОЖЕНИЯ ПОЛИНОМОВ

Цель работы: изучение принципов работы и приобретение практических навыков исследования блоков перемножения полиномов.

I. Общие методические указания [1, 2]

Некоторый полином с бинарными коэффициентами (могут принимать значения лишь 0 или 1), например,

$$A = 1 + x^3,$$

можно записать в развернутой форме

$$A = 1 \cdot x^0 + 0 \cdot x^1 + 0 \cdot x^2 + 1 \cdot x^3 + 0 \cdot x^4.$$

Такая запись позволяет поставить в соответствие полиному код значений коэффициентов при степенях X : 10010.

Над бинарными полиномами вводится операция, которую называют перемножением полиномов. При этом показатели степеней X перемножаемых членов складываются по обычным арифметическим правилам, а коэффициенты при одинаковых степенях X суммируются по модулю два.

Например,

$$K = A \times G = (1 + x^3) \times (1 + x + x^3) = 1 + x + x^4 + x^6.$$

Если полиномы представить их кодовыми эквивалентами, то эту же операцию можно записать в виде:

$$\begin{array}{r} A \quad 1001 \\ G \quad 1101 \\ \hline \oplus \left\{ \begin{array}{l} 1001 \\ 1001 \\ 0000 \\ 1001 \end{array} \right. \\ \hline K \quad 1100101 \end{array}$$




Рис. 1. Структурные схемы для операции умножения полиномов

Две конфигурации схем, реализующих операцию перемножения полиномов, показаны на рис. 1, а и б.
 Один полином - полином А в кодовом представлении поступает на вход схемы последовательным кодом, начиная с коэффициентов при старших степенях X. Это может быть любой код. Второй полином - G задан структурой схемы: по схеме рис. 1, а - расположением мест ввода в регистр входного кода, а по схеме рис. 1, б - расположением выводов на общий сумматор.

Ниже в качестве примера показан процесс продвижения кода через схему, показанную на рис. 1, б.

ТАКТ	A	Q1	Q2	Q3	K
0	1 0 0 1				
1	1 0 0	1			1
2	1 0	0 1			0 1
3	1	0 0 1			1 0 1
4		1 0 0			0 1 0 1
5			1 0		0 0 1 0 1
6				1	1 0 0 1 0 1
7					1 1 0 0 1 0 1

2. Порядок выполнения работы

На основе логических элементов установки УМ11 разработать схемы перемножения полиномов на основе структур, приведенных на рис. 1, а, б. Исследовать на стенде процесс получения произведения кодов А × G при A₁ = 1011, A₂ = 1101 и A₃ = 1001. Выполнить проверку полученных результатов.

Разработать схему умножения на полином G = 1 + x + x². Выполнить исследования процесса перемножения A × G. Коды А задавать самостоятельно.

Л и т е р а т у р а

1. Потемкин И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988 - 320 с.
 2. Кларк Дж., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи. - М.: Радио и связь, 1987. - 392 с.

ИССЛЕДОВАНИЕ УЗЛОВ ДЕЛЕНИЯ ПОЛИНОМОВ

Цель работы: изучение принципов работы и приобретение практических навыков исследования блоков деления полиномов.

I. Общие методические указания [1, 2]

При выполнении деления необходима операция вычитания. Результат вычитания по модулю два совпадает с результатом сложения по модулю два.

Выполним пример деления полиномов.

$$K : G = A + D \text{ (остаток)}$$

x^0	x^1	x^2	x^3	x^4	x^5	x^6	x^0	x^1	x^2	x^3	
⊕	1	1	0	0	1	0	1	1	0	1	G
			1	1	0	1		x^0	x^1	x^2	x^3
⊕	1	1	0	1	1	0	1	0	0	1	A
		0	0	0	0						
⊕	1	1	0	1	0						
	0	0	0	0							
⊕	1	1	0	0							
	1	1	0	1							
	0	0	0	0							
	0	0	0	0							

ОСТАТОК

В результате деления полинома $K = 1100101$ на полином $G = 1101$ получается полином A и нуль в остатке.

Узлы деления полиномов показаны на рис. 1, а, и б. Они специализированы для деления на полином $G = 1 + x + x^3$, что отражено соответствующим включением сумматоров по модулю два.

Рассмотрим процесс деления для схемы, изображенной на рис. 1, б.




Рис. 1. Структурные схемы для выполнения операции деления полиномов

ТАКТ	K	Q1	Q2	Q3
0	1100101			
1	110010	1		
2	11001	0	1	
3	1100	0	0	1
4	110	1	0	0
5	11	0	1	0
6	1	0	0	1
7		0	0	0
		ОСТАТОК		A

2. Порядок выполнения работы

На основе элементов стенда УМЦІ разработать схемы деления полиномов на основе структур, изображенных на рис. 1,а и 1,б. Исследовать на стенде с использованием разработанных схем процесс деления полиномов $K : G$ для

$$K_1 = 1100101, \quad K_2 = 111111, \quad K_3 = 1010001.$$

Разработать схему деления на полином $G = 1 + x^4$.
Выполнить исследования процесса деления полиномов для $K = 1100110$.

Л и т е р а т у р а

1. Потемкин И.С. Функциональные узлы цифровой автоматики. -М.: Энергоатомиздат, 1988. - 320 с.
2. Кларк Дж., Кейн Дж. Кодирование с исправлением ошибок в системах цифровой связи. - М.: Радио и связь, 1987. - 392 с.