

УСиМ

УПРАВЛЯЮЩИЕ СИСТЕМЫ И МАШИНЫ

ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ

Международный научный журнал

№ 6

ноябрь — декабрь

2013

20 лет



Основные темы выпуска:

Корпоративные системы хранения данных



Задача Штейнера для четырех точек



Конвейеризация для увеличения быстродействия схем

От редакции

Редколлегия и редакция журнала «Управляющие системы и машины» информирует авторов и читателей о том, что главная цель, преследуемая журналом, — освещение оригинальных, высокого научного уровня прикладных, теоретических результатов в сфере информатики (и смежных сферах), новых методов, средств и информационных технологий на их основе.

Журнал публикует статьи по следующим традиционным и новым разделам и смежным областям

- ⇒ Общие вопросы информатики
- ⇒ Фундаментальные и прикладные проблемы *Computer Science*
- ⇒ Теория систем. Системотехника
- ⇒ Новые методы в информатике
- ⇒ Технические средства информатики
- ⇒ Программная инженерия и программные средства
- ⇒ Информационные технологии и системы
- ⇒ Системы реального мира и реального времени
- ⇒ Искусственный интеллект и обработка знаний
- ⇒ Информационные и коммуникационные среды
- ⇒ Проблемы информационной безопасности
- ⇒ Экономико-математическое моделирование
- ⇒ Применения (опыт разработки и внедрения информационных технологий)
- ⇒ Хроника, выставки, письма в редакцию, дискуссии, новые книги

Главный редактор — Гриценко В.И.

Заместители главного редактора:

Анисимов А.В., Денисенко Е.Л., Палагин А.В., Скурихин В.И.

Члены редакционной коллегии:

Галицын В.К., Задирака В.К., Згуревский М.З., Лебедев Д.В., Любич А.А., Малиновский Б.Н.,
Мунтиян В.И., Павлов В.В., Подчасова Т.П., Пономаренко Л.А.,
Скрипниченко М.И., Чикрий А.А., Файнзильберг Л.С., Шлезингер М.И.

Члены редакционного совета:

Абламайко С.В., Андон Ф.И., Baranoff Samariy, Бекмуратов Т.Ф., Винчук Т.К.,
Власенко В.А., Гайдрик К.В., Грицык В.В., Загоруйко Н.Г., Закревский А.Д.,
Марьинович Т.П., Морозов А.А., Моттль В.В., Петров В.В., Риппа С.П.,
Юсупов Р.М., Шукурян Ю.Г., Якименко Ю.И.

Адрес редакции:

03680 ГСП Киев 187,
просп. академика Глушкова, 40, корп. 6

Телефоны:

(044) 526-0009, 502-6334
E-mail: gor15@yandex.ru

<i>Баркалов А.А., Титаренко Л.А., Цололо С.А., Мирошник А.Н.</i> Уменьшение числа LUT-элементов в схеме автомата Мура	44
<i>Стрельников П.В.</i> Оценивание надежности оборудования управляющих систем и машин в условиях малой статистики или отсутствия отказов	49
Информационные технологии и системы	
<i>Летичевский А.А., Летичевский А.А. (мл.), Песчаненко В.С.</i> Недетерминированная стратегия переписывания	53
<i>Рогозинская Н.С., Козак Л.М.</i> Информационная технология определения состояния здоровья населения региона	59
<i>Лисецкий Ю.М.</i> Корпоративные системы хранения данных. Построение	68
Проблемы информационной безопасности	
<i>Кулаков Ю.А., Воротников В.В.</i> Стохастическая модель оценки параметров структурной живучести <i>mesh</i> -сетей в условиях воздействия разрушающих факторов	72
Экономико-математическое моделирование	
<i>Дорофеев Ю.И., Любчик Л.М., Никульченко А.А.</i> Прогнозирующее управление распределением сетями поставок в условиях неопределенного спроса	78
Наши авторы	88
Систематический указатель статей, опубликованных в 2013 году	89
Алфавитный именной указатель за 2013 год	92

Научные консультанты Е.Л. Денисенко, А.В. Палагин

Научные редакторы С.П. Чарчиян, Н.И. Савенко

Компьютерная группа С.К. Горбунов, Н.С. Сташкова

Журнал входит в Перечень периодических изданий,
рекомендованных ВАК Украины для опубликования результатов диссертаций
на соискание степени доктора физико-математических, технических и экономических наук

Принято к печати ученым советом МНУЦИТиС

Свидетельство о регистрации КВ № 17215 – 5985 ПР от 27.10.2010

Подп. в печать 11.12.2013. Формат 84 × 108/16. Бум. офсетная. Усл. печ. листов 4,0. Уч.-изд. листов 5,58.
Печать офсетная. Тираж 170 экз. Зак. № 3766.

Отпечатано в типографии Изд. дома «Академпериодика», 01004, Киев-4, ул. Терещенковская, 4.
Свидетельство субъекта издательской деятельности ДК № 544 от 27.07.2011.

Оригинал-макет журнала изготовлен в редакции с помощью настольной издательской системы.

А.А. Баркалов, Л.А. Титаренко, С.А. Цололо, А.Н. Мирошкин

Уменьшение числа *LUT*-элементов в схеме автомата Мура

Предложен метод синтеза автомата Мура, позволяющий уменьшить число *LUT*-элементов в схеме формирования функций возбуждения триггеров памяти. Метод основан на наличии свободных выходов встроенных блоков памяти, используемых для реализации системы микроопераций автомата. Приведен пример использования предложенного метода.

The method of the Moore FSM synthesis is proposed. It allows to reduce the LUT number, the elements in the circuit of forming the function of the trigger stimulation memory. The method is based on the availability EMB free outputs, that are used for the achievement of the microoperation Moore FSM system. An example of the method application is given.

Запропоновано метод синтезу автомата Мура, який дозволяє зменшити число *LUT*-елементів у схемі формування функцій збудження триггерів пам'яті. Метод засновано на наявності вільних виходів вбудованих блоків пам'яті, які використовуються для реалізації системи мікрооперацій автомата. Наведено приклад застосування запропонованого методу.

Введение. Программируемые логические интегральные схемы (ПЛИС) типа *FPGA* (*field-programmable gate arrays*) широко применяются при реализации сложных цифровых систем [1, 2]. Один из важных блоков цифровых систем – устройство управления [3], реализуемое в виде микропрограммного автомата (МПА) Мура [4]. Характерные особенности МПА Мура – наличие классов псевдоэквивалентных состояний (ПЭС) и регулярный характер системы выходных функций [5], используемые для уменьшения аппаратурных затрат в схеме МПА Мура [6].

Современные ПЛИС *FPGA* включают в себя элементы табличного типа *LUT* (*look-up-tables*) и встроенные блоки памяти *Embedded Memory Blocks (EMB)* [7, 8]. Элементы *LUT* имеют ограниченное число входов (порядка 6), что вызывает необходимость декомпозиции реализуемых функций [9]. Это в свою очередь приводит к уменьшению быстродействия и увеличению потребляемой мощности [1]. В работах [10, 11] приведены методы оптимизации схем МПА Мура в базисе *CPLD* (*complex programmable logic devices*). Эти методы используют наличие большого количества входов (до 30) в макроячейках кристаллов *CPLD*, что позволяет использовать до трех источников кодов состояний, но они не могут быть непосредственно использованы при реализации схем на ПЛИС *FPGA* из-за небольшого числа входов *LUT*-элементов. В статье предлагается модификация одного из методов оптимизации, ориентированных на *CPLD*.

Цель исследований – возможность уменьшения числа *LUT*-элементов двух источников кодов классов ПЭС.

Решаемая в статье задача – разработка метода синтеза МПА Мура, позволяющего уменьшить число *LUT*-элементов в схеме формирования функций возбуждения триггеров памяти. При этом алгоритм управления цифровой системы представляется в виде граф-схемы алгоритма (ГСА) [4].

Реализация автомата Мура на *FPGA*

Пусть алгоритм управления цифровой системы представлен ГСА $\Gamma = \Gamma(B, E)$, где $B = \{b_0, b_E\} \cup \dots \cup E_1 \cup E_2$ – множество вершин, $E = \{b_q, b_r | b_q, b_r \in B\}$ – множество дуг, b_0 – начальная вершина ГСА, b_E – конечная вершина ГСА, E_1 – множество операторных вершин, E_2 – множество условных вершин. В вершинах $b_q \in E_1$ записываются наборы микроопераций $Y(b_q) \subseteq Y$, где $Y = \{y_1, \dots, y_N\}$ – множество микроопераций операционного автомата цифровой системы [4]. В вершинах $b_q \in E_2$ записываются элементы множества логических условий $X = \{x_1, \dots, x_L\}$. Начальная и конечная вершины ГСА соответствуют состоянию $a_1 \in A = \{a_1, \dots, a_m\}$, где A – множество состояний автомата Мура, а каждая вершина $b_q \in E_1$ соответствует одному из элементов множества A [4]. Логическая схема МПА Мура задается системой уравнений

$$\Phi = \Phi(T, X), \quad (1)$$

$$Y = Y(T), \quad (2)$$

где $T = T\{T_1, \dots, T_R\}$ – множество внутренних переменных, кодирующих состояния $a_m \in A$, $R = \lceil \log_2 M \rceil$; $\Phi = \Phi\{D_1, \dots, D_R\}$ – множество функций возбуждения триггеров памяти состояний. Системы (1) – (2) формируются на основе прямой структурной таблицы (ПСТ) со столбцами: a_m – текущее состояние; $K(a_m)$ – код состояния $a_m \in A$; a_s – состояние перехода; $K(a_s)$ – код состояния $a_s \in A$; X_h – конъюнкция некоторых элементов множества X (или их отрицаний), определяющая переход $\langle a_m, a_s \rangle$; Φ_h – набор функций возбуждения памяти МПА, принимающих единичное значение для переключения памяти из $K(a_m)$ в $K(a_s)$; $h = 1, \dots, H_1(\Gamma)$ – номер строки таблицы. В столбце a_m записывается набор микроопераций $Y(a_m) \subseteq Y$, формируемых в состоянии $a_m \subseteq A$. Естественно, что $Y(a_m) = Y(b_q)$, где вершина $b_q \in E_1$ отмечена состоянием $a_m \in A$.

Как правило, число переходов $H_1(\Gamma)$ больше числа переходов $H_2(\Gamma)$ эквивалентного автомата Мили [4]. Это приводит к увеличению числа PAL в схеме МПА Мура в сравнении с этим показателем эквивалентного автомата Мили. Параметр $H_1(\Gamma)$ можно уменьшить наличием ПЭС МПА Мура [5]. Состояния $a_m, a_s \in A$ называются ПЭС, если выходы соответствующих им вершин соединены с входом одной и той же вершины ГСА Γ . Пусть $\Pi_A = \{B_1, \dots, B_I\}$ – разбиение множества A на классы ПЭС ($I \leq M$). Поставим в соответствие классу $B_i \in \Pi_A$ двоичный код $K(B_i)$ разрядности $R_1 = \lceil \log_2 I \rceil$ и используем переменные $\tau_r \in \tau$ для такого кодирования, где $|\tau| = R_1$. В этом случае МПА Мура представляются в виде структуры U_1 (рис. 1). Поскольку МПА Мура U_1 ориентирован на $FPGA$, то в состав схемы входят блоки, состоящие из LUT -элементов ($LUTer1$, $LUTer2$) и EMB ($EMBer$).




Рис. 1. Структурная схема автомата U_1 , ориентированная на базис ПЛИС $FPGA$

В автомате U_1 блок $LUTer1$ реализует систему функций

$$\Phi = \Phi(\tau, X), \quad (3)$$

а блок $EMBer$ реализует систему (2). Регистр RG представляет собой память состояний, по сигналу $Start$ в RG заносится нулевой код начального состояния $a_1 \in A$, по сигналу $Clock$ происходит смена кодов в регистре. Преобразователь кодов состояний $LUTer2$ реализует систему функций

$$\tau = \tau(T), \quad (4)$$

при этом код $K(B_i)$ формируется на основе кода $K(a_m)$, где $a_m \in B_i$.

В работе [10] показано, что для МПА U_1 число переходов уменьшается до $H_2(\Gamma)$. Недостаток модели U_1 – наличие блока $LUTer2$, схема которого потребляет некоторые ресурсы кристалла. В статье предлагается метод синтеза МПА Мура, позволяющий устранить блок $LUTer2$. Предлагаемый метод основан на следующих особенностях микросхем $FPGA$ [7, 8]:

- логические элементы состоят из LUT , программируемого триггера, мультиплексоров и трехстабильных буферов, что позволяет организовывать мультиплексирование различных LUT -элементов;

- встроенные блоки памяти имеют постоянную емкость (V_0), но изменяемое число ячеек (V) и выходов (t_F).

Основная идея предлагаемого метода

Используем идею оптимального кодирования состояний МПА Мура [10], смысл которой заключается в таком кодировании ПЭС, чтобы максимально возможное число классов $B_i \in \Pi_A$ соответствовали одному обобщенному интервалу R -мерного булевого пространства. Представим множество Π_A в виде $\Pi_A = \Pi_B \cup \Pi_C$, где $B_i \in \Pi_B$, если

$$|B_i| > 1, \quad (5)$$

то $B_i \in \Pi_C$ в противном случае. Очевидно, что $LUTer2$ должен формировать только коды классов $B_i \in \Pi_B$. Закодируем состояния $a_m \in A$ оптимальным образом [10]. Представим множество Π_B в виде $\Pi_B = \Pi_D \cup \Pi_E$, где $\Pi_B \in \Pi_D$, если коды $a_m \in B$ входят в один обобщенный интервал пространства кодирования. Теперь пре-

образованию подлежат только коды состояний $a_m \in A(\Pi_E)$, где $A(\Pi_E) \subseteq A$ – множество состояний, входящих в классы Π_E . Для кодирования классов $B_i \in \Pi_E$. Достаточно

$$R_2 = \lceil \log_2(|\Pi_E|+1) \rceil \quad (6)$$

переменных, образующих множество Z , где $|Z| = R_2$.

Современные *FPGA* имеют блоки *EMB* с переменной конфигурацией V_{tF} [7, 8]. Как правило, поддерживаются следующие конфигурации: $16k \times 1$, $8k \times 2$, $4k \times 4$, $2k \times 8$, $1k \times 16$, 512×32 и 256×64 (бит). Таким образом, параметр t_F принадлежит некоторому множеству $O = \{1, 2, 4, 8, 16, 32, 64\}$.

Параметр t_F для блока *EMBer* определяется как ближайшее целое число из множества O , большее или равное величине

$$t_0 = \lceil V_0/2R \rceil. \quad (7)$$

После определения параметра t_F можно определить общее число выходов t_S в блоках *EMB*, составляющих схему блока *EMBer*:

$$t_S = \lceil N/t_F \rceil \cdot t_F. \quad (8)$$

Очевидно, что может быть Δ_t свободных выходов блоков *EMB*, т.е. выходов, не используемых для представления микроопераций $y_n \in Y$. Это число определяется выражением

$$\Delta_t = t_S - N. \quad (9)$$

Эти выходы можно использовать для представления переменных $z_r \in Z$. Рассмотрим случай, когда выполняется условие

$$\Delta_t \geq R_2 + 1. \quad (10)$$

При выполнении отношения (10) все переменные $z_r \in Z$ реализуются блоком *EMBer*. В отличие от *CPLD* с большим числом входов в макроячейках, *FPGA* включает элементы с очень небольшим числом входов. Поэтому методы [10, 11] не могут быть непосредственно использованы для уменьшения числа *LUT*-элементов. Однако два источника кодов классов ПЭС могут быть использованы и в этом случае, а блок *LUTer1* надо представить в виде двух блоков, выходы которых мультиплексируются.

Пусть блок *LUTerCD* реализует подсистему $\Phi_1 \subseteq \Phi$ для классов $B_i \in (\Pi_C \cup \Pi_D)$:

$$\Phi_1 = \Phi_1(T, X). \quad (11)$$

Пусть блок *LUTerE* реализует подсистему $\Phi_2 \subseteq \Phi$ для классов $B_i \in \Pi_E$:

$$\Phi_2 = \Phi_2(Z, X). \quad (12)$$

Для формирования функций $D_r \in \Phi$ используется мультиплексор *MX*, управляемый переменной u_M :

$$\Phi = y_M \Phi_1 \vee \overline{y_M} \Phi_2. \quad (13)$$

Таким образом, для уменьшения числа *LUT*-элементов в схеме МПА Мура предлагается модель U_2 (рис. 2).




Рис. 2. Структурная схема МПА Мура U_2

Наличие блока *MX* вносит дополнительную задержку в цикл автомата. Поэтому быстродействие схемы $U_2(\Gamma)$ будет ниже, чем схемы $U_1(\Gamma)$. Здесь символ $U_i(\Gamma_j)$ означает, что модель U_i используется для реализации МПА Мура по ГСА Γ_j . Отметим, что окончательный вывод о быстродействии можно сделать только после реализации схем. Возможно, что схемы для Φ_1 и Φ_2 будут иметь меньше уровней, чем схема для Φ . Это может компенсировать временную задержку, вносимую блоком *MX*.

Предлагаемый метод синтеза схемы МПА U_2 включает следующие этапы:

- формирование отмеченной ГСА Γ ;
- формирование разбиения $\Pi_A = \Pi_B \cup \Pi_C$;
- оптимальное кодирование состояний и формирование множеств Π_D и Π_E ;
- кодирование классов $B_i \in \Pi_E$;
- формирование таблицы блока *EMBer*;
- формирование таблицы блока *LUTerCD*;
- формирование таблицы блока *LUTerE*;
- реализация схемы МПА в заданном базисе.

Применение предложенного метода

Пусть для некоторой ГСА Γ_1 множество $A = (a_1, \dots, a_{15})$, $\Pi_A = \{B_1, \dots, B_8\}$, где $B_1 = \{a_1\}$,

Таблица блока *LUTerCD* используется для формирования системы (11). Например, из табл. 1 можно получить следующие функции (после минимизации):

$$D_1 = \overline{T_1}T_2 \vee T_1\overline{T_2}\overline{T_3}T_4; \\ D_2 = \overline{T_1}\overline{T_2} \vee T_1\overline{T_2}T_3\overline{T_4}x_5.$$

Таблица блока *LUTerE* используется для формирования системы (12). Например, следующие функции могут быть получены из табл. 2 (после минимизации):

$$D_2 = z_1; \\ D_3 = z_1\overline{x_4}; \\ D_4 = z_1x_4\overline{x_3}.$$

Последний этап предложенного метода связан с применением пакетов автоматизированного проектирования [7, 8], в статье он не рассматривается.

Заключение. Предложенный метод синтеза основан на наличии свободных выходов встроенных блоков памяти, используемых для реализации системы микроопераций МПА Мура. Это позволяет использовать два источника кодов классов псевдоэквивалентных состояний и удалить из схемы блок преобразователя кодов. Роль этого блока выполняет блок *EMBer* в силу избыточности числа выходов.

Выбор источника кода осуществляется мультиплексором, для управления которым используют переменную y_M . Отметим, что в рассматриваемом примере можно использовать переменную z_1 . Если блок *EMBer* не имеет достаточно свободных выходов, то переменная y_M может быть реализована на *LUT*-элементах как функция

$$y_M = f(Z). \quad (15)$$

Исследования, проведенные для стандартных примеров из библиотеки [12] показали, что при выполнении условия (10) МПА $U_2(\Gamma)$ всегда имеет меньше *LUT*-элементов, чем эквивалентный МПА $U_1(\Gamma)$. Максимальный выигрыш может достигать 32 процента. При этом для 94 процентов стандартных примеров блок *EMBer* реализуется в виде одного блока *EMB*.

Кроме того, в 86 процентах рассмотренных МПА из библиотеки [12] быстродействие моделей $U_1(\Gamma)$ и $U_2(\Gamma)$ совпадает. В оставшихся 14 процентах примеров автомат $U_2(\Gamma)$ обладает несколько меньшим быстродействием (снижается на значение около 10 процентов).

Научная новизна предложенного метода заключается в использовании особенностей МПА Мура и встроенных блоков памяти микросхем *FPGA* для уменьшения числа *LUT*-элементов в схеме МПА.

Практическая значимость метода заключается в уменьшении площади кристалла *FPGA*, занимаемой схемой автомата Мура, в сравнении с известными аналогами.

1. Grout I. Digital Systems Design with FPGAs and CPLDs. – Amsterdam: Elsevier, 2008. – 328 p.
2. Skliarova I., Skliarov V., Sudnitson A. Design of FPGA-based Hierarchical Finite State Machines. – Tallinn: TUT Press, 2012. – 286 p.
3. De Micheli G. Synthesis and Optimization of Digital Circuits. – New York: McGraw Hill, 1994. – 636 p.
4. Baranov S. Logic Synthesis for Control Automata. – New York: Kluwer Acad. Publ., 1994. – 312 p.
5. Баркалов А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура. // Кибернетика и системный анализ. – 1998. – № 1. – С. 65–72.
6. Barkalov A., Titarenko L. Logic Synthesis for FSM-based Control Units. – Berlin: Springer, 2009. – 234 p.
7. Altera Corporation. FPGA, CPLD and Structured ASIC. – <http://www.altera.com>.
8. Xilinx Inc. FPGA, CPLD Solutions. – <http://www.xilinx.com>.
9. Scholl C. Functional Decomposition with Application to FPGA Synthesis. – Norwell: Kluwer Acad. Publ., 2001. – 319 p.
10. Баркалов А.А., Титаренко Л.А., Цололо С.А. Оптимизация схемы автомата Мура, реализуемой в базисе ПЛИС // Кибернетика и системный анализ. – 2009. – № 5. – С. 180–186.
11. Баркалов А.А., Цололо С.А. Оптимизация автомата Мура, реализуемого в базисе CPLD // УСиМ. – 2008. – № 4 – С. 43–48.
12. Yang S. Logic Synthesis and Optimization Benchmarks user guide. Technical Report. – North Carolina: MCNC, 1991. – 44 p.

Поступила 10.06.2013

Тел. для справок: +38 062 301-0723, (Донецк)

E-mail: A.Barkalov@iie.uz.zgora.pl, s.solos@gmail.com,

MiroshkinAN@gmail.com

© А.А. Баркалов, Л.А. Титаренко, С.А. Цололо, А.Н. Мирошкин, 2013

УДК 004.942 + 623.454.862

Устойчивое преобразование выхода линейной системы в выход системы с заданным базисом / Ревунова Е.Г. // УСиМ. – 2013. – № 6. – С. 28–35.

Рассмотрен подход, обеспечивающий устойчивое преобразование выхода линейной системы в выход системы с заданным базисом для случая, когда матрица базисных функций исходной линейной системы имеет высокое число обусловленности, и ряд ее сингулярных чисел плавно спадает к нулю. Исследовано поведение зависимости составляющих ошибки преобразования выхода от числа компонент сингулярного разложения. Ил.: 5. Библиогр.: 10 назв.

UDC 004.942 + 623.454.862

Stable Transformation of a Linear System Output to the Output of System with a Given Basis / Revunova E.G. // USiM. – 2013. – N 6. – P. 28–35.

An approach to a stable transformation of the output of a linear system to the output of a linear system with some particular basis are proposed. The case when the basal function matrix of the linear system output has got the high number of the conditionality and the singular numbers seriesis are fluently reducing to zero is presented. The dependence of the error components vs number of singular value decomposition component is studied. Figs: 5. Refs: 10 titles.

УДК 519.1

О решении классической задачи Штейнера для четырех точек / Агаи Аг Гамиш Якуб, Донец Г.А. // УСиМ. – 2013. – № 6. – С. 36–39, 43.

Рассмотрено решение классической задачи Штейнера для четырех точек, произвольно расположенных на плоскости. Для невырожденного случая найдены две оси Симпсона и сравниваются их длины. Для вырожденного случая рассмотрено произвольное положение четвертой точки внутри треугольника. Ил.: 3. Библиогр.: 4 назв.

UDC 519.1

On Solving the Shtein's Classical Problem for Four Points / Aghaei Agh Ghamish Yaghoub, Donets G.A. // USiM. – 2013. – N 6. – P. 36–39, 43.

The solving of the the Shtein's classical problem for four points randomly lied in the plane is considered. For the degenerated case two Simpson's axes are found, their lengths are compared. For the non-degenerate case the random position of the fourth point inside of the triangle is examined. Figs: 3. Refs: 4 titles.

УДК 519.713:681.3

Применение конвейеризации для увеличения быстродействия логических схем / Бибило П.Н., Кириенко Н.А. // УСиМ. – 2013. – № 6. – С. 40–43.

Представлены алгоритм и программа конвейеризации комбинационных нерегулярных логических схем с целью повышения их быстродействия. Приведены результаты исследования по определению характеристик конвейеризованных схем и выводы об усложнении конвейеризованной схемы и потребляемого ею тока. Ил.: 2. Табл.: 1. Библиогр.: 6 назв.

UDC 519.713:681.3

Application of Pipelining for Increasing the Speed of Logic Circuits / Bibilo P.N., Kirienko N.A. // USiM. – 2013. – N 6. – P. 40–43.

An algorithm and a programme for pipelining of circuits of logic elements to increase the speed of logic circuits are described. The results of the pipelining circuits research are presented. The conclusions about significant increase in complexity and power consumption of pipelining circuit are made. Figs: 2. Tables: 1. Refs: 6 titles.

УДК 681.3:658.56

Уменьшение числа LUT-элементов в схеме автомата Мура / Баркалов А.А., Титаренко Л.А., Цололо С.А., Мирошкин А.Н. // УСиМ. – 2013. – № 6. – С. 44–48.

Предложен метод синтеза автомата Мура, позволяющий уменьшить число LUT-элементов в схеме формирования функций возбуждения триггеров памяти. Метод основан на наличии свободных выходов встроенных блоков памяти, используемых для реализации системы микроопераций автомата. Приведен пример использования предложенного метода. Ил.: 4. Табл.: 2. Библиогр.: 12 назв.

UDC 681.3:658.56

Lut Number Reduction in Moore FSM Circuit / Barkalov A.A., Titarenko L.A., Tsololo S.A., Miroshkin A.N. // USiM. – 2013. – N 6. – P. 44–48.

The method of the Moore FSM synthesis is proposed. It allows to reduce the LUT number, the elements in the circuit of forming the function of the trigger stimulation memory. The method is based on the availability EMB free outputs, that are used for the achievement of the microoperation Moore FSM system. An example of the method application is given. Figs: 4. Tables: 2. Refs: 12 titles.

