

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ДЕРЖАВНИЙ ВИЩИЙ НАВЧАЛЬНИЙ ЗАКЛАД
"ДОНЕЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ
УНІВЕРСИТЕТ"

НАУКОВІ ПРАЦІ
ДОНЕЦЬКОГО НАЦІОНАЛЬНОГО
ТЕХНІЧНОГО УНІВЕРСИТЕТУ

*Серія: "Обчислювальна техніка
та автоматизація"*

Випуск 12 (118)

Донецьк - ДонНТУ - 2007

**НАУКОВІ ПРАЦІ
ДОНЕЦЬКОГО НАЦІОНАЛЬНОГО
ТЕХНІЧНОГО УНІВЕРСИТЕТУ**

***Серія: "Обчислювальна техніка
та автоматизація".***

Випуск 12 (118)

Віддруковано на різографі
ТОВ фірма «Друк-Інфо»

Ум. друк. арк 13,82. Обл.-вид. Арк.12,85
Тираж 300 прим.. Замовлення № 1428
83000, м.Донецьк, вул. Артема, 58, к. 113
тел. 335-64-55

УДК 681.5: 658.5: 621.3

С 23

С 23. Наукові праці Донецького національного технічного університету.
Серія: "Обчислювальна техніка та автоматизація". Випуск 12 (118) / Редкол.:
Башков Є.О. (голова) та ін. - Донецьк: ДонНТУ, 2007. - 221 с.

У збірнику опубліковано статті співробітників факультету комп'ютерних інформаційних технологій і автоматики (ФКІТіА) ДонНТУ, в яких наведено результати наукових досліджень та розробок, виконаних у 2006 році згідно напрямкам: автоматизація технологічних процесів, комп'ютерні інформаційні технології, інформаційно-вимірювальні системи, електронні і мікропроцесорні прилади. До збірки включено також публікації інших факультетів ДонНТУ і організацій, які співпрацюють з ФКІТіА у спільніх дослідженнях.

Матеріали збірника призначено для викладачів, наукових співробітників, інженерно-технічних робітників, аспірантів та студентів, що займаються питаннями розробки і використання автоматичних, комп'ютерних і електронних систем.

Публікується згідно з рішенням Вченої ради Донецького національного технічного університету № 4 від 18 травня 2007 р.

Редакційна колегія: д.т.н., проф. Башков Є.О. (головний редактор), д.т.н., проф. Зорі А.А., д.т.н., проф. Скобцов Ю.О. (заст. головного редактора, відп. за випуск), д.т.н., проф. Спорихін В.Я., д.т.н., проф.. Воронцов О.Г., д.т.н., проф. Чічікало Н.І., к.т.н., доц. Хорхордін О.В., к.т.н., доц. Бессараб В.І.. к.т.н.. доц. Лаздинь С.В. (відп. секретар випуску).

Наукові праці ДонНТУ (серія: Обчислювальна техніка та автоматизація) включені до Переліку наукових видань ВАК України № 1 (Бюл. ВАК № 4, 1999 р.), у яких можуть публікуватися результати дисертаційних робіт на здобуття наукових ступенів доктора і кандидата наук.

Адреса редакційної колегії: Україна, 83000, м. Донецьк, вул. Артема, 58, 1-й
учбовий корпус, к. 1.208, т. (062) 305-35-67, факс (062) 304-12-78

ЗМІСТ

РОЗДІЛ 1.	стор.
АВТОМАТИЗАЦІЯ ТЕХНОЛОГІЧНИХ ПРОЦЕСІВ. ТЕЛЕКОМУНІКАЦІЙНІ СИСТЕМИ	5
Бессараб В.И. Применение прогностических моделей при синтезе алгоритмов автоматического управления водоотливом угольных шахт	6
Борисов А.А., Мокрый Г.В., Батыр С.С. Управление прокатным станом как многосвязным объектом с переменным межклетевым запаздыванием	11
Воропаєва В.Я., Верховський Я.М., Федосєєва О.С. Дослідження мережі з комутацією пакетів	18
Дзюба А.В. Расчет основных параметров технологических режимов производства пара в котлоагрегатах СКД	24
Малютіна І.Ю. Вибір та обґрунтування структурної побудови абонентських модулів цифрової системи передачі	29
Захарченко Н.В., Мамедов М.А., Корчинский В.В., Мартынова Е.Н. О целесообразности исправления части ошибок в системах с РОС при использовании избыточных таймерных сигнальных конструкций	36
Борисов Д.Н. Энтропия как индикатор возникновения аномалий сетевого трафика	43
РОЗДІЛ 2.
КОМП'ЮТЕРНІ ІНФОРМАЦІЙНІ ТЕХНОЛОГІЇ І ОБЧИСЛЮВАЛЬНА ТЕХНІКА	50
Скобцов Ю.А., Зенин О.К., Никитин О.В. Эволюционное моделирование артериального русла	51
Адамов В.Г., Гарипов И.И. Использование нейросетевых моделей при диагностике синдрома жировой эмболии	58
Лаздынь С.В., Телятников А.О., Остроухова Я.И. Разработка объектной модели распределенной базы данных с учетом особенностей СУБД Microsoft SQL Server	64
Лаздынь С.В., Землянская С.Ю. Многокритериальная оптимизация корпоративных информационных систем	74
Каира В.В. Исследование и выбор метода выделения признаков изображения при прогнозировании сроков созревания кератиноцитов	83
Полетайкин А.Н. Имитационная модель процесса удовлетворения потребности в компьютерной технике	92
Баркалов А.А., Красичков А.А., Цололо С.А. Синтез МПА Мура со смешанным кодированием состояний	102
Заболотный И.П., Гришанов С.А. Система поддержки решений персонала тепловых электрических станций	108

СИНТЕЗ МПА МУРА СО СМЕШАННЫМ КОДИРОВАНИЕМ СОСТОЯНИЙ

Баркалов А.А., Красичков А.А., Цололо С.А.

University of Zelena Gora, Poland

Донецкий национальный технический университет, г. Донецк

Email: A.Barkalov@iie.uz.zgora.pl

Abstract

Barkalov A.A., Krasichkov A.A., Tsololo S.A. The method of Moore FSM synthesis with the mixed coding conditions. The method of Moore FSM synthesis on FPGA based on specific states encoding is proposed. Given method allows the number of CLBs' reducing in respect to standard methods. An example of application of the proposed method is given.

Введение

В соответствии с принципом микропрограммного управления, любая цифровая система может быть представлена как композиция управляющего (УА) и операционного (ОА) автоматов [1, 2]. В настоящее время в качестве базы для построения цифровых систем управления (ЦСУ) различной сложности используются программируемые логические устройства (ПЛУ). При этом используется несколько основных архитектур ПЛУ [3]. Это программируемые логические матрицы (ПЛМ), программируемые матрицы логики (ПМЛ) и программируемые пользователем вентильные матрицы (Field Programmable Gate Arrays, FPGA). Сейчас технология FPGA постепенно получает все большее распространение благодаря своей гибкости и удобству [4].

С каждым годом для построения ЦСУ различной сложности требуются все более совершенные автоматы управления, оптимальные по аппаратурным затратам и/или быстродействии. Поэтому на данный момент актуальной является задача оптимизации методов построения автоматов в рамках одной из архитектур ПЛУ, например, FPGA.

Основу структуры FPGA составляет матрица конфигурационных логических блоков (КЛБ), между которыми располагается поле межсоединений (совокупность горизонтальных и вертикальных каналов). В FPGA линии каналов состоят из отдельных сегментов, соединяемых программируемыми матрицами переключений. По краям кристалла FPGA расположены блоки ввода-вывода [4].

Одной из проблем проектирования микропрограммных автоматов (МПА) с использованием архитектуры FPGA является ограниченное число входов КЛБ, которое в большинстве случаев оказывается меньшим, чем число аргументов реализуемых БФ. Поэтому подобный синтез требует модификации известных или разработки новых методов.

В данной статье предлагается метод синтеза МПА Мура на FPGA, основанный на использовании смешанного способа кодирования состояний МПА. Основной идеей смешанного кодирования является совместное использование позиционного и унитарного метода кодирования состояния автомата.

Основной целью применения смешанного кодирования является оптимизация схемы автомата, а также увеличение его быстродействия. В рамках работы будут проведены исследования, которые заключаются в сравнении характеристик автоматов, синтезированных с использованием различных способов кодирования состояний.

Основная идея и метод синтеза

Пусть МПА Мура задан отмеченной граф-схемой алгоритма. На ее основе строится прямая структурная таблица (ПСТ), которая содержит следующие столбцы: a_m – текущее состояние автомата, $a_m \in A$, где $A = \{a_1, \dots, a_M\}$ – множество состояний автомата; $K(a_m)$ – код состояния a_m , для кодирования используются внутренние переменные

$Q_r \in Q = \{Q_1, \dots, Q_R\}$; $a_s, K(a_s)$ – состояние перехода и его код; X_h – входной сигнал, определяющий переход $\langle a_m, a_s \rangle$ и равный конъюнкции некоторых элементов (или их отрицаний) множества логических условий $X = \{x_1, \dots, x_L\}$; Y_h – набор микроопераций, формируемых на переходе $\langle a_m, a_s \rangle$, $Y_h \subseteq Y$, где $Y = \{y_1, \dots, y_N\}$ – множество микроопераций; D_h – набор функций возбуждения памяти автомата, принимающих единичные значения для переключения памяти из $K(a_m)$ в $K(a_s)$, $D_h \subseteq D$, где $D = \{D_1, \dots, D_R\}$ – множество функций возбуждения; $h=1, H$ – номер перехода.

ПСТ является основной для синтеза логической схемы автомата Мура.

Структура МПА Мура, которая используется для реализации на ПЛИУ, изображена на рисунке 1.




Рисунок 1 - Структура МПА Мура

Здесь

СФФВ – схема формирования функций возбуждения $D_h \subseteq D$,
RG – регистр кода состояния Q ,

СФМО – схема формирования микроопераций $Y_h \subseteq Y$.

Схемы СФФВ и СФМО строятся по системам функций (1) и (2) соответственно.

$$D_r = \bigvee_{h=1}^H \left(\bigwedge_{r=1}^R Q_r^{l_{mr}} \right) \& \bigwedge_{l=1}^L x_l^{E_{lh}}, \quad r = \overline{1, R}; \quad (1)$$

$$y_n = \bigvee_{m=1}^M \left(\bigwedge_{r=1}^R Q_r^{l_{mr}} \right) \& C_{nm}, \quad n = \overline{1, N}; \quad (2)$$

где $l_{mr} \in \{0, 1, *\}$, $Q_r^0 = \bar{Q}_r$, $Q_r^1 = Q_r$, $Q_r^* = I$, $E_{lh} \in \{0, 1, *\}$, $x_l^0 = \bar{x}_l$,

$x_l^1 = x_l$, $x_l^* = 1$, C_{nh} – булева переменная, равная единице, если и только если в m -ом состоянии формируется микрооперация $y_n \in Y$.

Булевые функции в FPGA реализуются на КЛБ, которые имеют s входов. В зависимости от модели FPGA $s = 2, 5$, тогда как число аргументов БФ проектируемых систем на порядок выше. Поэтому число аргументов БФ по возможности должно находиться в указанных пределах.

При проектировании МПА БФ с наибольшим количеством входов в состав СФФВ (БФ для каждого из разрядов $\{D_1, \dots, D_R\}$). В качестве аргументов БФ для СФФВ используются элементы множества состояний МПА $A = \{a_1, \dots, a_m\}$ и множество логических условий $X = \{x_1, \dots, x_L\}$. В состав каждого КЛБ входит D-триггер, поэтому целесообразно выполнить кодирование состояний A таким образом, чтобы коды содержали минимальное количество единиц. Кроме того, так как в соответствии с рис.1 состояния A формируются с помощью дешифратора DC, необходимо по возможности упростить его реализацию за счет неопределенностей.




Рисунок 3 - Общий вид дешифратора состояний DC

Пусть автоматы Мура, соответствующие ГСА Γ_1 – Γ_3 (рисунок 4), имеют соответственно число вершин – 17, 23, 25; число состояний – 14, 20, 22; число строк таблицы переходов – 17, 23, 25; число логических условий – 3, 3, 3; число микроопераций – 10, 13, 14.

Результаты исследований приведены в таблице 2, которая содержит следующие столбцы с характеристиками схем для каждой из трех ГСА:

Тип кодирования – способ и параметры кодирования состояний МПА Мура;

N_{lut} – количество LUT схемы МПА Мура;



N_g – общее количество эквивалентных вентилей;

t_{delay} – максимальная задержка в наносекундах.

На основе полученных значений построим графики зависимости аппаратурных затрат схемы МПА Мура (рисунок 5) и быстродействия (рисунок 6) от способа кодирования состояний.

Таблица 3. Характеристики схем для различных способов кодирования

Параметры Тип кодирования	ГСА Γ_1			ГСА Γ_2			ГСА Γ_3		
	N_{lut}	N_g	$t_{delay}, \text{ нс}$	N_{lut}	N_g	$t_{delay}, \text{ нс}$	N_{lut}	N_g	$t_{delay}, \text{ нс}$
Максимальное	19	196	9.786	43	298	11.844	47	322	11.430
Смешанное (2, 6)	18	180	9.636	40	292	11.822	46	310	11.401
Смешанное (2, 8)	16	166	9.221	40	286	11.780	42	312	11.450
Смешанное (2, 10)	16	174	8.982	39	280	11.300	40	306	11.203
Смешанное (3, 5)	20	202	9.458	42	290	11.899	45	302	11.542
Смешанное (3, 6)	18	182	9.344	37	284	11.833	37	292	11.432
Смешанное (3, 7)	17	172	9.004	33	282	11.102	34	280	11.201
Смешанное (3, 8)	15	160	8.929	32	270	10.845	32	282	10.783
Смешанное (3, 9)	15	156	8.894	31	260	10.200	30	264	10.664
Унитарное	14	146	8.724	16	256	9.244	15	242	9.862

ГСА Γ_1 ГСА Γ_2 Рисунок 4 - Граф-схеми Γ_1 , Γ_2 и Γ_3 для проведення дослідження




Рисунок 5 - Оценка аппаратурных затрат схем МПА Мура




Рисунок 6 - Оценка быстродействия схем МПА Мура

Заключение

Исследования показали, что применение предложенного способа кодирования состояний МПА Мура приводит к эффективной по числу КЛБ реализации схемы МПА. Предлагаемый способ может широко использоваться при проектировании цифровых автоматов с большим количеством состояний и/или логических условий с последующей реализацией этих устройств на FPGA.

Литература

1. Баркалов А. А. Синтез устройств управления на программируемых логических устройствах. – Донецк: ДонНТУ, 2002 – 262 с.
2. Баркалов А.А., Палагин А.В. Синтез микропрограммных устройств управления. - Киев: ИК НАН України, 1997 – 135с.
3. Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. – М.: Горячая линия-ТЕЛЕКОМ, 2001. – 636 с. ил.
4. Соловьев В.В. Проектирование функциональных узлов цифровых систем на программируемых логических устройствах. – Минск: Бестпринт, 1996 – 252с.