

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ  
ДОНЕЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ  
КАФЕДРА КОМП'ЮТЕРНОЇ ІНЖЕНЕРІЇ

## **ДОВІДКОВИЙ ПОСІБНИК**

до самостійної роботи за розділу  
“Суматори і віднімачі арифметичних пристроїв” курсу  
"Комп'ютерна схемотехніка" для студентів заочної форми навчання за  
напрямком “Комп'ютерна інженерія”

Донецьк 2011

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ  
ДОНЕЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ

КАФЕДРА КОМП'ЮТЕРНОЇ ІНЖЕНЕРІЇ

## **ДОВІДКОВИЙ ПОСІБНИК**

до самостійної роботи за розділу  
“Суматори і віднімачі арифметичних пристроїв” курсу  
"Комп'ютерна схемотехніка" для студентів заочної форми навчання за  
напрямком “Комп'ютерна інженерія”

Розглянуто  
на засіданні кафедри  
комп'ютерної інженерії.  
Протокол № 3 від  
01.11.2010 г.

Затверджене  
на засіданні навчально - видавничої  
ради ДНТУ.  
Протокол № 1 від 13 січня 2011 р.

Донецьк ДНТУ 2011

УДК 681.3

Довідковий посібник до самостійної роботи за розділу “Суматори і віднімачі арифметичних пристроїв” курсу "Комп'ютерна схемотехника" для студентів заочної форми навчання за напрямком “Комп'ютерна інженерія” / Укл. В.В.Лапко, Ю.В. Губарь. - Донецьк: ДНТУ, 2011. - 48 с.

У довідковому посібнику розглядаються логічні основи і схемотехника суматорів і віднімачів (канонічних, мінімальних, композиційно-мінімальних, розширено – мінімальних). Розглянуті функціональні схеми та алгоритми роботи мікросхем К155ИМ1, К155ИМ2, К155ИМ3, К155ИП3 і К155ИП4, а також схемотехника і алгоритми роботи багаторозрядних суматорів і віднімачів із прискореним переносом і позикою.

Методичний посібник призначений для студентів заочної форми навчання за напрямком “Комп'ютерна інженерія”.

Укладачі

проф. В. В. Лапко,  
доц. Ю. В. Губарь

Відповідальний  
за випуск

проф. В. А. Святний

Рецензент

доц. С. М. Вороной

## ПЕРЕЛІК ОСНОВНИХ СКОРОЧЕНЬ

**SM** - суматор.

**SUB** - віднімач.

**ДО - SM** - канонічний суматор.

**M - SM** - мінімальний суматор.

**KM - SM** - композиційний мінімальний суматор.

**PM - SM** - розширений мінімальний суматор.

**K - SUB** - канонічний віднімач.

**M - SUB** - мінімальний віднімач.

**KM - SUB** - композиційний мінімальний віднімач.

**PM - SUB** - розширений мінімальний віднімач.

**СППЕ** - схема паралельного переносу.

**СПП $\bar{E}$**  - схема паралельного переносу в інверсній логіці.

**СПП** - схема групового переносу.

**СОП** - схема обхідного переносу.

**СПГП** - схема паралельного групового переносу.

**ИМ1** - мікросхема однорозрядного суматора К155ИМ1.

**ИМ2** - мікросхема дворозрядного суматора К155ИМ2.

**ИМ3** - мікросхема чотирьохрозрядного суматора К155ИМ3.

**ИП3** - мікросхема чотирьохрозрядного арифметико – логічного пристрою К155ИП3.

**ИП4** - мікросхема прискореного переносу К155ИП4.

## 1. ТЕОРЕТИЧНІ ОСНОВИ І СХЕМОТЕХНІКА СУМАТОРІВ (SM)

### 1.1. Структурна організація однорозрядного двійкового суматора (рис.1.1)




Рисунок 1.1 - Структурна схема **однорозрядного** суматора:

$a, b$  - вхідні доданки;

$e$  - вхідний **перенос**;

$S$  - сума;  $E$  - вихідний **перенос**.

### 1.2. Склад логічних функцій для суми ( $S$ ) і вихідного переносу ( $E$ ) однорозрядного канонічного суматора ( $K-SM$ )

$$\begin{aligned}
 S &= 000 \vee 010 \vee 100 \vee 111; \\
 S &= 1(001) \vee 2(010) \vee 4(100) \vee 7(111); \\
 E &= 011 \vee 101 \vee 110 \vee 111; \\
 E &= 3(011) \vee 5(101) \vee 6(110) \vee 7(111); \\
 S &= \bar{a} \cdot \bar{b} \cdot e \vee \bar{a} \cdot b \cdot \bar{e} \vee a \cdot \bar{b} \cdot \bar{e} \vee a \cdot b \cdot e; \\
 E &= \bar{a} \cdot b \cdot e \vee a \cdot \bar{b} \cdot e \vee a \cdot b \cdot \bar{e} \vee a \cdot b \cdot e; \\
 \bar{S} &= a \cdot b \cdot \bar{e} \vee a \cdot \bar{b} \cdot e \vee \bar{a} \cdot b \cdot e \vee \bar{a} \cdot \bar{b} \cdot \bar{e}; \\
 \bar{E} &= a \cdot \bar{b} \cdot \bar{e} \vee \bar{a} \cdot b \cdot \bar{e} \vee \bar{a} \cdot \bar{b} \cdot e \vee \bar{a} \cdot b \cdot e; \\
 \bar{S} &= \overline{\bar{a} \cdot \bar{b} \cdot e \vee \bar{a} \cdot b \cdot \bar{e} \vee a \cdot \bar{b} \cdot \bar{e} \vee a \cdot b \cdot e}; \\
 S &= \overline{a \cdot b \cdot \bar{e} \vee a \cdot \bar{b} \cdot e \vee \bar{a} \cdot b \cdot e \vee \bar{a} \cdot \bar{b} \cdot \bar{e}}; \\
 \bar{E} &= \overline{\bar{a} \cdot b \cdot e \vee a \cdot \bar{b} \cdot e \vee a \cdot b \cdot \bar{e} \vee a \cdot b \cdot e}; \\
 E &= \overline{a \cdot \bar{b} \cdot \bar{e} \vee \bar{a} \cdot b \cdot \bar{e} \vee \bar{a} \cdot \bar{b} \cdot e \vee \bar{a} \cdot b \cdot e},
 \end{aligned}$$

де 001, 010, ..., 111 - двійкові комбінації вхідних сигналів  $abe$ , на яких функції  $S$  і  $E$  приймають одиничні значення;

1 (001), 2 (010), ..., 7 (111) - десяткові еквіваленти двійкових комбінацій вхідних сигналів  $abe$ , на яких функції  $S$  і  $E$  приймають одиничні значення.

**1.3. Склад логічних функцій для суми (S) і вихідного переносу (E) однорозрядного мінімального суматора (M – SM)**

$$\begin{aligned}
 E &= a \cdot b + a \cdot e + b \cdot e; & \bar{E} &= \bar{a} \cdot \bar{b} + \bar{a} \cdot \bar{e} + \bar{b} \cdot \bar{e}; \\
 \bar{E} &= \overline{a \cdot b + a \cdot e + b \cdot e}; & E &= \overline{\bar{a} \cdot \bar{b} + \bar{a} \cdot \bar{e} + \bar{b} \cdot \bar{e}}; \\
 \Sigma &= a \oplus b; & \bar{\Sigma} &= \bar{a} \oplus \bar{b}; & \bar{\Sigma} &= \overline{a \oplus b}; \\
 \bar{\Sigma} &= a \oplus \bar{b}; & \bar{\Sigma} &= \bar{a} \oplus b; \\
 S &= \Sigma \oplus e; & S &= \bar{\Sigma} \oplus \bar{e}; \\
 \bar{S} &= \bar{\Sigma} \oplus e; & S &= \bar{\Sigma} \oplus e; \\
 \bar{S} &= \Sigma \oplus \bar{e}.
 \end{aligned}$$

**1.4. Склад логічних функцій для суми (S) і вихідного переносу (E) однорозрядного композиційного мінімального суматора (KM – SM)**

$$\begin{aligned}
 g &= a \cdot b; & p &= a + b; & \bar{g} &= \overline{a \cdot b}; \\
 \bar{p} &= \overline{a + b}; & E &= g + p \cdot e; & \bar{E} &= \overline{g + p \cdot e}; \\
 \bar{E} &= \overline{p + g \cdot \bar{e}}; & E &= \overline{p + g \cdot \bar{e}}; & E &= p \cdot g + p \cdot e; \\
 \bar{E} &= \overline{p \cdot g + p \cdot e}; & \bar{E} &= \overline{p \cdot g + g \cdot \bar{e}}; & E &= \overline{p \cdot g + g \cdot \bar{e}}; \\
 \Sigma &= a \oplus b; & \bar{\Sigma} &= \bar{a} \oplus \bar{b}; & \bar{\Sigma} &= \bar{a} \oplus b; & \bar{\Sigma} &= a \oplus \bar{b}; \\
 S &= \Sigma \oplus e; & \bar{S} &= \Sigma \oplus \bar{e}; & \bar{S} &= \bar{\Sigma} \oplus e; & \bar{S} &= \bar{\Sigma} \oplus e; \\
 \Sigma &= p \cdot \bar{g}; & \bar{\Sigma} &= \overline{p \cdot \bar{g}}; & \Sigma &= p \oplus g; & \bar{\Sigma} &= \overline{p \oplus g}; \\
 \bar{\Sigma} &= \bar{p} \oplus g; & \bar{\Sigma} &= p \oplus \bar{g};
 \end{aligned}$$

де  $p, g$  - підготовчі функції KM – SM;

$p, g$  - відповідно функції прозорості (умова поширення вхідного переносу) і генерації місцевого переносу в однорозрядному KM – SM.

**1.5. Склад логічних функцій для суми (S) і вихідного переносу (E) однорозрядного розширеного мінімального суматора (PM – SM)**

$$\begin{aligned}
 E &= a \cdot b + a \cdot e + b \cdot e; \\
 \bar{E} &= \bar{a} \cdot \bar{b} + \bar{a} \cdot \bar{e} + \bar{b} \cdot \bar{e}; \\
 \bar{E} &= \overline{a \cdot b + a \cdot e + b \cdot e}; \\
 E &= \overline{\bar{a} \cdot \bar{b} + \bar{a} \cdot \bar{e} + \bar{b} \cdot \bar{e}}; \\
 S &= a \cdot \bar{E} + b \cdot \bar{E} + e \cdot \bar{E} + a \cdot b \cdot e; \\
 \bar{S} &= \overline{a \cdot \bar{E} + b \cdot \bar{E} + e \cdot \bar{E} + a \cdot b \cdot e}; \\
 \bar{S} &= \bar{a} \cdot E + \bar{b} \cdot E + \bar{e} \cdot E + \bar{a} \cdot \bar{b} \cdot \bar{e}; \\
 S &= \overline{\bar{a} \cdot E + \bar{b} \cdot E + \bar{e} \cdot E + \bar{a} \cdot \bar{b} \cdot \bar{e}}.
 \end{aligned}$$

1.6. Структура (рис. 1.6.1) і умовне графічне позначення мікросхеми К155ИМ1 (рис.1.6.2)




Рисунок 1.6.1 - Структурна схема мікросхеми К155ИМ1:

PM – SM - мінімальний розширений однорозрядний суматор;

$S, \bar{S}$  - парафазний код суми вхідних сигналів суматора  $abe$ ;

$\bar{E}$  - вихідний сигнал переносу однорозрядного PM - суматора;

$a, b$  - вхідні складові однорозрядного PM – SM;

$e$  - вхідний перенос однорозрядного PM – SM;

$A1, A2, B1, B2, \bar{A}4, \bar{B}4$  - входи розширення мікросхеми ИМ1 для підключення мікросхем серії К155 із двотактним виходом (із дворівневим вихідним сигналом);

$\bar{A}3, \bar{B}3$  - входи розширення ИМ1 для підключення мікросхем серії К155 з відкритим колектором за допомогою “монтажної” логіки.




Рисунок 1.6.2 - Умовне графічне позначення мікросхеми К155ИМ1

1.7.Схеми однорозрядних некерованих суматорів для вхідного переносу  $e$  (рис. 1.7.1) і вхідного непереносу  $\bar{e}$  (рис. 1.7.2) на мікросхемі ИМ1




Рисунок 1.7.1 - Схема однорозрядного некерованого суматора для прямого значення вхідного переносу  $Vx\Pi$ .




Рисунок 1.7.2 - Схема однорозрядного некерованого суматора для вхідного непереносу  $\bar{Vx\Pi}$



**1.8.Схема однорозрядного керованого суматора з формуванням однорозрядних чисел із двох джерел на інформаційних входах  $a$  і  $b$  ( $a = P1/P2, b = P3/P4$ ) мікросхеми ИМ1 для вхідного переносу та непереносу**




Рисунок 1.8.1 - Схема **однорозрядного** керованого суматора для вхідного **переносу з формуванням** чисел із двох джерел на **кожному** із **інформаційних** входах  $a$  і  $b$  мікросхеми ИМ1:  $C1, C2, C3, C4$  - сигнали **керування** для формування доданків на інформаційних входах суматора ИМ1:  
 $a = (P1 \wedge C1) \vee (P2 \wedge C2); b = (P3 \wedge C3) \vee (P4 \wedge C4).$




Рисунок 1.8.2 - Схема **однорозрядного** керованого суматора для вхідного **непереносу** ( $\bar{e}$ ) із формуванням чисел із двох **напрямків** на **кожному** з **інформаційних** входів  $a$  і  $b$  мікросхеми ИМ1:  
 $a = (\bar{P1} \wedge C1) \vee (\bar{P2} \wedge C2); b = (\bar{P3} \wedge C3) \vee (\bar{P4} \wedge C4); e = \overline{Vx\Pi}.$

**1.9.Схема однорозрядного суматора з формуванням однорозрядних чисел із чотирьох джерел на кожному із інформаційних входів  $a$  і  $b$  ( $a = P1/P2/P3/P4$ ,  $b = P5/P6/P7/P8$ ) на мікросхемі ИМ1 (рис.1.9)**




Рисунок 1.9 - Схема **однорозрядного** керованого суматора із формуванням чисел із чотирьох джерел на **кожному** із **інформаційних** входів  $a$  і  $b$  мікросхеми ИМ1: **ША** і **ШВ** - **загальна** інформаційна шина відповідно на входах  $a$  і  $b$  мікросхеми ИМ1.

### 1.10. Структура та умовне графічне позначення мікросхеми К155ИМ2




Рисунок 1.10.1 - Структура дворозрядного суматора ИМ2 на основі однорозрядних розширених мінімальних суматорів:

$S_1, S_2$  - дворозрядна сума вхідних дворозрядних доданків  $A(2/1) = A_2 A_1$ ,  $B(2/1) = B_2 B_1$  - операнди суматора;  $ВхП, E_2$  - відповідно вхідний і вихідний перенос дворозрядного суматора на основі ІМС ИМ2 із послідовним внутрішнім переносом ( $E_1 = \bar{e}_2$ ).




Рисунок 1.10.2 - Умовне графічне позначення і функції мікросхеми ИМ2.

### 1.11.Схеми однорозрядного і чотирирозрядного суматорів на основі мікросхеми ИМ2




Рисунок 1.11.1 - Схема однорозрядного суматора на основі мікросхеми ИМ2:

$a_1, b_1, e_1$  - входи однорозрядного суматора;  
 $E_1, S_1$  - вихідний перенос і сума при додаванні двійкових цифр  $a, b, e$ .




Рисунок 1.11.2 - Схема 4-розрядного суматора на основі 2-розрядних суматорів ИМ2 для додавання чисел  $A(4/1) = a_4 a_3 a_2 a_1$  і  $B(4/1) = b_4 b_3 b_2 b_1$  і вхідного переносу  $e_1$  ( $e_1 = ВхП$ ).

1.12. Структурна організація і умовне графічне позначення мікросхеми К155ИМ3




Рисунок 1.12.1 - Схема 4 - розрядного суматора К155ИМ3:  
 $(p_1 - p_4)$ ,  $(g_1 - g_4)$  - підготовчі функції суматора.




Рисунок 1.12.2 - Умовне графічне позначення мікросхеми ИМЗ:  
 $A(4/1) = A_4 A_3 A_2 A_1$ ,  $B(4/1) = B_4 B_3 B_2 B_1$  - доданки;  
 $S_4 S_3 S_2 S_1$  - сума операндів  $A(4/1)$  і  $B(4/1)$ ;  
 $E_4$  - вихідний перенос суми чисел на інформаційних входах  $[A(4/1) + B(4/1) + e_1]$ ;  
 $e_1$  (ВхП) - вхідний перенос у наймолодший розряд суматору ИМЗ.

### 1.13. Схеми однорозрядного і восьмирорядного суматорів на основі мікросхеми ИМЗ




Рисунок 1.13.1 - Реалізація на основі мікросхеми ИМЗ двох 1 - розрядних суматорів для додавання 1 - розрядних чисел:  $(a_1 + b_1 + e_1)$  і  $(a_2 + b_2 + e_2)$ ;  $E1$  - вихідний перенос суми двійкових чисел  $(a_1 + b_1 + e_1)$ ;  $E2$  - вихідний перенос суми двійкових чисел  $(a_2 + b_2 + e_2)$ .




Рисунок 1.13.2 - Схема 8 - розрядного суматора на основі мікросхем ИМЗ:

$A(8 / I) = a_8 a_7 a_6 a_5 a_4 a_3 a_2 a_1$ ;  $B(8 / I) = b_8 b_7 b_6 b_5 b_4 b_3 b_2 b_1$  -  
байти доданків на входах суматора;

$BxII$  - вхідний перенос суматору;

$S(8 / I) = S_8 S_7 S_6 S_5 S_4 S_3 S_2 S_1$  - байт суми чисел

$A(8 / I)$  і  $B(8 / I)$ ;  $E_8$  - вихідний перенос 8 – розрядного суматора.




Рисунок 1.13.3 - Еквівалентна схема суматора на основі двох мікросхем ИМЗ (рис.1.13.2).

## 2. ТЕОРЕТИЧНІ ОСНОВИ І СХЕМОТЕХНІКА ВІДНІМАЧІВ (SUB)

### 2.1. Структурна організація однорозрядного двійкового віднімача (рис.2.1)




Рисунок 2.1 - Структура однорозрядного віднімача:

$a$  - зменшуване ;  $b$  - від'ємник ;  
 $m$  - вхідна позика ;  
 $R$  - різниця ;  
 $M$  - вихідна позика.

### 2.2. Склад логічних функцій для різниці ( $R$ ) і вихідної позики ( $M$ ) однорозрядного канонічного віднімача ( $K - SUB$ )

$$R = 001 \vee 010 \vee 100 \vee 111;$$

$$R = 1(001) \vee 2(010) \vee 4(100) \vee 7(111);$$

$$M = 001 \vee 010 \vee 011 \vee 111;$$

$$M = 1(001) \vee 2(010) \vee 3(011) \vee 7(111);$$

$$R = \bar{a} \cdot \bar{b} \cdot m \vee \bar{a} \cdot b \cdot \bar{m} \vee a \cdot \bar{b} \cdot \bar{m} \vee a \cdot b \cdot m;$$

$$M = \bar{a} \cdot \bar{b} \cdot m \vee \bar{a} \cdot b \cdot \bar{m} \vee \bar{a} \cdot b \cdot m \vee a \cdot b \cdot m;$$

$$\bar{R} = a \cdot b \cdot \bar{m} \vee a \cdot \bar{b} \cdot m \vee \bar{a} \cdot b \cdot m \vee \bar{a} \cdot \bar{b} \cdot \bar{m};$$

$$\bar{M} = a \cdot b \cdot \bar{m} \vee a \cdot \bar{b} \cdot m \vee \bar{a} \cdot b \cdot \bar{m} \vee \bar{a} \cdot \bar{b} \cdot \bar{m};$$

$$\bar{R} = \overline{\bar{a} \cdot \bar{b} \cdot m \vee \bar{a} \cdot b \cdot \bar{m} \vee \bar{a} \cdot b \cdot m \vee a \cdot b \cdot m};$$

$$R = \overline{a \cdot b \cdot \bar{m} \vee a \cdot \bar{b} \cdot m \vee \bar{a} \cdot b \cdot m \vee \bar{a} \cdot \bar{b} \cdot \bar{m}};$$

$$\bar{M} = \overline{\bar{a} \cdot \bar{b} \cdot m \vee \bar{a} \cdot b \cdot \bar{m} \vee \bar{a} \cdot b \cdot m \vee a \cdot b \cdot m};$$

$$M = \overline{a \cdot b \cdot \bar{m} \vee a \cdot \bar{b} \cdot m \vee \bar{a} \cdot b \cdot m \vee \bar{a} \cdot \bar{b} \cdot \bar{m}}.$$

де 001, 010, ..., 111 - двійкові комбінації вхідних сигналів  $abm$ , на яких функції  $R$  і  $M$  приймають одиничні значення;  
 1 (001), 2 (010), ..., 7 (111) - десяткові еквіваленти двійкових комбінацій вхідних сигналів  $abm$ , на яких функції  $R$  й  $M$  приймають одиничні значення.



**2.3. Склад логічних функцій для різниці (R) і вихідної позики (M) однорозрядного мінімального віднімача (M – SUB)**

$$\begin{aligned}
 M &= \bar{a} \cdot b + \bar{a} \cdot m + b \cdot m; & \bar{M} &= a \cdot \bar{b} + a \cdot \bar{m} + \bar{b} \cdot \bar{m}; \\
 \bar{M} &= \overline{\bar{a} \cdot b + \bar{a} \cdot m + b \cdot m}; & M &= \overline{a \cdot \bar{b} + a \cdot \bar{m} + \bar{b} \cdot \bar{m}}; \\
 \Sigma &= a \oplus b; & \bar{\Sigma} &= \bar{a} \oplus \bar{b}; & \bar{\Sigma} &= \overline{a \oplus b}; \\
 \bar{\Sigma} &= a \oplus \bar{b}; & \bar{\Sigma} &= \bar{a} \oplus b; \\
 R &= \Sigma \oplus m; & R &= \bar{\Sigma} \oplus \bar{m}; \\
 \bar{R} &= \overline{\Sigma \oplus m}; & R &= \bar{\Sigma} \oplus m; \\
 \bar{R} &= \Sigma \oplus \bar{m}.
 \end{aligned}$$

**2.4. Склад логічних функцій для різниці (R) і вихідної позики (M) однорозрядного композиційного мінімального віднімача (KM – SUB)**

$$\begin{aligned}
 z &= \bar{a} \cdot b; & h &= \bar{a} + b; & \bar{z} &= \overline{\bar{a} \cdot b}; \\
 \bar{h} &= \overline{\bar{a} + b}; & M &= z + h \cdot m; & \bar{M} &= \overline{z + h \cdot m}; \\
 \bar{M} &= \bar{z} + \bar{h} \cdot \bar{m}; & M &= \overline{\bar{z} + \bar{h} \cdot \bar{m}}; \\
 \Sigma &= a \oplus b; & \bar{\Sigma} &= \overline{a \oplus b}; \\
 \bar{\Sigma} &= \bar{a} \oplus b; & \bar{\Sigma} &= a \oplus \bar{b}; \\
 R &= \Sigma \oplus m; & \bar{R} &= \Sigma \oplus \bar{m}; \\
 \bar{R} &= \bar{\Sigma} \oplus m; & \bar{R} &= \overline{\Sigma \oplus m}; \\
 \Sigma &= \overline{h \cdot z}; & \Sigma &= \overline{h \oplus z}; \\
 \bar{\Sigma} &= h \cdot \bar{z}; & \bar{\Sigma} &= h \oplus z,
 \end{aligned}$$

де  $z, h$  - підготовчі функції KM - SUB ;  $h, z$  - відповідно функції прозорості (умови поширення вхідної позики) і генерації місцевої позики в 1 - розрядному KM – SUB.

**2.5. Склад логічних функцій для різниці (R) і вихідної позики (M) однорозрядного розширеного мінімального віднімача (PM – SUB)**

$$\begin{aligned}
 M &= \bar{a} \cdot b + \bar{a} \cdot m + b \cdot m; \\
 \bar{M} &= a \cdot \bar{b} + a \cdot \bar{m} + \bar{b} \cdot \bar{m}; \\
 \bar{M} &= \overline{\bar{a} \cdot b + \bar{a} \cdot m + b \cdot m}; \\
 M &= \overline{a \cdot \bar{b} + a \cdot \bar{m} + \bar{b} \cdot \bar{m}}; \\
 R &= a \cdot M + \bar{b} \cdot M + \bar{m} \cdot M + a \cdot \bar{b} \cdot \bar{m}; \\
 \bar{R} &= \overline{a \cdot M + \bar{b} \cdot M + \bar{m} \cdot M + a \cdot \bar{b} \cdot \bar{m}}; \\
 \bar{R} &= \bar{a} \cdot \bar{M} + b \cdot \bar{M} + m \cdot \bar{M} + \bar{a} \cdot b \cdot m; \\
 R &= \overline{\bar{a} \cdot \bar{M} + b \cdot \bar{M} + m \cdot \bar{M} + \bar{a} \cdot b \cdot m}.
 \end{aligned}$$

### 3. СТРУКТУРА І ЛОГІЧНІ ФУНКЦІЇ БАГАТОРОЗРЯДНИХ СУМАТОРІВ

#### 3.1. Чотирирозрядний суматор з паралельним переносом у булевому базисі (рис. 3.1)




Рисунок 3.1 - Структура 4 - розрядного суматора з паралельним переносом:

$$e_2 = g_1 + p_1 \cdot e_1; \quad e_3 = g_2 + p_2 \cdot g_1 + p_2 \cdot p_1 \cdot e_1;$$

$$e_4 = g_3 + p_3 \cdot g_2 + p_3 \cdot p_2 \cdot g_1 + p_3 \cdot p_2 \cdot p_1 \cdot e_1;$$

$$e_5 = g_4 + p_4 \cdot g_3 + p_4 \cdot p_3 \cdot g_2 + p_4 \cdot p_3 \cdot p_2 \cdot g_1 + p_4 \cdot p_3 \cdot p_2 \cdot p_1 \cdot e_1 - \text{вихідний перенос};$$

$e_1, e_2, e_3, e_4$  - функції паралельного переносу у булевому базисі відповідно;

1, 2, 3 і 4-й розряди суми  $S_1, S_2, S_3, S_4$ ;

СППЕ - схема паралельного переносу.

#### 3.2. Чотирирозрядний суматор із паралельним переносом у булевому базисі (рис. 3.2)




Рисунок 3.2 - Структура 4 - розрядного суматора з паралельним непереносом:

$$\bar{e}_2 = \bar{p}_1 + \bar{g}_1 \cdot \bar{e}_1; \quad \bar{e}_3 = \bar{p}_2 + \bar{g}_2 \cdot \bar{p}_1 + \bar{g}_2 \cdot \bar{g}_1 \cdot \bar{e}_1;$$

$$\bar{e}_4 = \bar{p}_3 + \bar{g}_3 \cdot \bar{p}_2 + \bar{g}_3 \cdot \bar{g}_2 \cdot \bar{p}_1 + \bar{g}_3 \cdot \bar{g}_2 \cdot \bar{g}_1 \cdot \bar{e}_1;$$

$$\bar{e}_5 = \bar{p}_4 + \bar{g}_4 \cdot \bar{p}_3 + \bar{g}_4 \cdot \bar{g}_3 \cdot \bar{p}_2 + \bar{g}_4 \cdot \bar{g}_3 \cdot \bar{g}_2 \cdot \bar{p}_1 + \bar{g}_4 \cdot \bar{g}_3 \cdot \bar{g}_2 \cdot \bar{g}_1 \cdot \bar{e}_1 - \text{вихідний перенос};$$

$\bar{e}_1, \bar{e}_2, \bar{e}_3, \bar{e}_4$  - функції паралельного непереносу у булевому базисі;

1, 2, 3 і 4-й розряд суми  $S_1, S_2, S_3, S_4$ ;

СППЕ - схема паралельного непереносу.

**3.3. Чотирирозрядний суматор із паралельним переносом в інверсній логіці (рис. 3.3)**




Рисунок 3.3 - Структура 4-розрядного суматора з паралельним переносом в інверсній логіці:

$$\begin{aligned} e_2 &= \overline{p_1 + g_1 \cdot e_1}; & e_3 &= \overline{p_2 + g_2 \cdot p_1 + g_2 \cdot g_1 \cdot e_1}; \\ e_4 &= \overline{p_3 + g_3 \cdot p_2 + g_3 \cdot g_2 \cdot p_1 + g_3 \cdot g_2 \cdot g_1 \cdot e_1}; \\ e_5 &= \overline{p_4 + g_4 \cdot p_3 + g_4 \cdot g_3 \cdot g_2 \cdot p_1 + g_4 \cdot g_3 \cdot g_2 \cdot g_1 \cdot e_1}. \end{aligned}$$

**3.4. Чотирирозрядний суматор із паралельним непереносом в інверсній логіці (рис. 3.4)**




Рисунок 3.4 - Структура 4-розрядного суматора із паралельним непереносом в інверсній логіці:

$$\begin{aligned} e_2 &= \overline{g_1 + p_1 \cdot e_1}; & e_3 &= \overline{g_2 + p_2 \cdot g_1 + p_2 \cdot p_1 \cdot e_1}; \\ e_4 &= \overline{g_3 + p_3 \cdot g_2 + p_3 \cdot p_2 \cdot g_1 + p_3 \cdot p_2 \cdot p_1 \cdot e_1}; \\ e_5 &= \overline{g_4 + p_4 \cdot g_3 + p_4 \cdot p_3 \cdot g_2 + p_4 \cdot p_3 \cdot p_2 \cdot g_1 + p_4 \cdot p_3 \cdot p_2 \cdot p_1 \cdot e_1}. \end{aligned}$$

### 3.5 Суматор з послідовним груповим переносом у булевому базисі (рис.3.5)




Рисунок 3.5 - Структура суматора з послідовним груповим **переносом** і **паралельним переносом** у групі

### 3.6 Суматор із груповим послідовним непереносом і паралельним переносом у булевому базисі (рис.3.6)




Рисунок 3.6 - Структура суматора із груповим **непереносом** у **булевому базисі**

**3.7. Суматор із груповим послідовним переносом в інверсній логіці (рис.3.7)**




Рисунок 3.7 - Структура суматора із груповим послідовним **переносом** в інверсній логіці

**3.8. Суматор із груповим послідовним непереносом в інверсній логіці (рис.3.8)**




Рисунок 3.8 - Структура суматора із груповим послідовним **непереносом** у інверсній логіці

**3.9. Суматор із послідовним груповим і з обхідним переносом (рис.3.9)**




Рисунок 3.9 - Структура суматору з послідовним обхідним **переносом**:  
**СОПЕ** - схема обхідного **переносу**;

$$e_5 = g_4 + p_4 \cdot g_3 + p_4 \cdot p_3 \cdot g_2 + p_4 \cdot p_3 \cdot p_2 \cdot g_1 + p_4 \cdot p_3 \cdot p_2 \cdot p_1 \cdot e_1;$$

$$e_9 = g_8 + p_8 \cdot g_7 + p_8 \cdot p_7 \cdot g_6 + p_8 \cdot p_7 \cdot p_6 \cdot g_5 + p_8 \cdot p_7 \cdot p_6 \cdot p_5 \cdot e_5;$$

$$e_{13} = g_{12} + p_{12} \cdot g_{11} + p_{12} \cdot p_{11} \cdot g_{10} + p_{12} \cdot p_{11} \cdot p_{10} \cdot g_9 + p_{12} \cdot p_{11} \cdot p_{10} \cdot p_9 \cdot e_9;$$

$(p_{12} - p_1), (g_{12} - g_1)$  - розрядні підготовчі функції.

### 3.10. Суматор із послідовним груповим обхідним переносом (рис.3.10)




Рисунок 3.10 - Структура суматора із груповим послідовним переносом:

$$\begin{aligned} e_5 &= p_5 + g_5 \cdot p_4 + g_5 \cdot g_4 \cdot p_3 + g_5 \cdot g_4 \cdot g_3 \cdot p_2 + g_5 \cdot g_4 \cdot g_3 \cdot g_2 \cdot p_1 + g_5 \cdot g_4 \cdot g_3 \cdot g_2 \cdot g_1 \cdot e_1; \\ e_9 &= p_8 + g_8 \cdot p_7 + g_8 \cdot g_7 \cdot p_6 + g_8 \cdot g_7 \cdot g_6 \cdot p_5 + g_8 \cdot g_7 \cdot g_6 \cdot g_5 \cdot e_5; \\ e_{13} &= p_{12} + g_{12} \cdot p_{11} + g_{12} \cdot g_{11} \cdot p_{10} + g_{12} \cdot g_{11} \cdot g_{10} \cdot p_9 + g_{12} \cdot g_{11} \cdot g_{10} \cdot g_9 \cdot e_9. \end{aligned}$$

### 3.11. Суматор з послідовним груповим обхідним переносом на основі групових підготовчих функцій (рис.3.11)




Рисунок 3.11 - Структура суматора з обхідним послідовним переносом на основі групових послідовних функцій  $P_{1/4}$ ,  $P_{5/8}$ ,  $P_{9/12}$ ,  $G_{1/4}$ ,  $G_{5/8}$ ,  $G_{9/12}$ :

$$\begin{aligned} P_{1/4} &= p_4 \cdot p_3 \cdot p_2 \cdot p_1; \\ G_{1/4} &= g_3 + p_3 \cdot g_2 + p_3 \cdot p_2 \cdot g_1; \\ P_{5/8} &= p_5 \cdot p_6 \cdot p_7 \cdot p_8; \\ G_{5/8} &= g_8 + p_8 \cdot g_7 + p_8 \cdot p_7 \cdot g_6 + p_8 \cdot p_7 \cdot p_6 \cdot g_5; \\ P_{9/12} &= p_{12} \cdot p_{11} \cdot p_{10} \cdot p_9; \\ G_{9/12} &= g_{12} + p_{12} \cdot g_{11} + p_{12} \cdot p_{11} \cdot g_{10} + p_{12} \cdot p_{11} \cdot p_{10} \cdot g_9; \\ e_5 &= G_{1/4} + P_{1/4} \cdot e_1; \\ e_8 &= G_{5/8} + P_{5/8} \cdot e_5; \\ e_{13} &= G_{9/12} + P_{9/12} \cdot e_9. \end{aligned}$$

**3.12. Суматор з послідовним груповим переносом на основі групових підготовчих функцій (рис.3.12)**




Рисунок 3.12 - Структура суматора із груповим обхідним **переносом** на **основі** групових підготовчих функцій  $\overline{P}_{1/4}$ ,  $\overline{P}_{5/8}$ ,  $\overline{P}_{9/12}$ ,  $\overline{G}_{1/4}$ ,  $\overline{G}_{5/8}$ ,  $\overline{G}_{9/12}$ :

$$\overline{P}_{1/4} = \overline{p_4} + \overline{g_4 \cdot p_3} + \overline{g_4 \cdot g_3 \cdot p_2} + \overline{g_4 \cdot g_3 \cdot g_2 \cdot p_1};$$

$$\overline{G}_{1/4} = \overline{g_4 \cdot g_3 \cdot g_2 \cdot g_1};$$

$$\overline{P}_{5/8} = \overline{p_8} + \overline{g_8 \cdot p_7} + \overline{g_8 \cdot g_7 \cdot p_6} + \overline{g_8 \cdot g_7 \cdot g_6 \cdot p_5};$$

$$\overline{G}_{5/8} = \overline{g_8 \cdot g_7 \cdot g_6 \cdot g_5};$$

$$\overline{P}_{9/12} = \overline{p_{12}} + \overline{g_{12} \cdot p_{11}} + \overline{g_{12} \cdot g_{11} \cdot p_{10}} + \overline{g_{12} \cdot g_{11} \cdot g_{10} \cdot p_9};$$

$$\overline{G}_{9/12} = \overline{g_{12} \cdot g_{11} \cdot g_{10} \cdot g_9};$$

$$\overline{e_5} = \overline{P_{1/4}} + \overline{G_{1/4} \cdot e_1};$$

$$\overline{e_9} = \overline{P_{5/8}} + \overline{G_{5/8} \cdot e_5};$$

$$\overline{e_{13}} = \overline{P_{9/12}} + \overline{G_{9/12} \cdot e_9}.$$

### 3.13. Суматор із паралельним груповим переносом на основі групових підготовчих функцій (рис.3.13)




Рисунок 3.13 - Структура суматора з **паралельним** груповим переносом (СПГПЕ) на **основі** групових підготовчих функцій:

$$e_5 = G_1 + P_1 \cdot e_1;$$

$$e_9 = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot e_1;$$

$$e_{13} = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot e_1;$$

$$P_{1/16} = P_4 \cdot P_3 \cdot P_2 \cdot P_1;$$

$$G_{1/16} = G_4 + P_4 \cdot G_3 + P_4 \cdot P_3 \cdot G_2 + P_4 \cdot P_3 \cdot P_2 \cdot G_1;$$

$P_{1/16}$ ,  $G_{1/16}$  - з групи підготовчі функції для 16-ї з групи суматора SM(1/16).

### 3.14. Суматор з паралельним груповим непереносом на основі групових підготовчих функцій (рис.3.14)




Рисунок 3.14 - Структура суматора з **паралельним** груповим **переносом** (СПГПЕ):

$$\bar{e}_5 = \bar{P}_1 + \bar{G}_1 \cdot \bar{e}_1;$$

$$\bar{e}_9 = \bar{P}_2 + \bar{G}_2 \cdot \bar{P}_1 + \bar{G}_2 \cdot \bar{G}_1 \cdot \bar{e}_1;$$

$$\bar{e}_{13} = \bar{P}_3 + \bar{G}_3 \cdot \bar{P}_2 + \bar{G}_3 \cdot \bar{G}_2 \cdot \bar{P}_1 + \bar{G}_3 \cdot \bar{G}_2 \cdot \bar{G}_1 \cdot \bar{e}_1;$$

$$\bar{P}_{1/16} = \bar{P}_4 + \bar{G}_4 \cdot \bar{P}_3 + \bar{G}_4 \cdot \bar{G}_3 \cdot \bar{P}_2 + \bar{G}_4 \cdot \bar{G}_3 \cdot \bar{G}_2 \cdot \bar{P}_1;$$

$$\bar{G}_{1/16} = \bar{G}_4 \cdot \bar{G}_3 \cdot \bar{G}_2 \cdot \bar{G}_1.$$



### 3.15. Двобайтовий суматор із прискореним груповим переносом на основі мікросхем К155ИП3 і К155ИП4




Рисунок 3.15 - Структура двобайтового суматору на чотирьох мікросхемах АЛП (ИП3) і схеми прискореного переносу ИП4:

$(P_1 - P_4), (G_1 - G_4)$  - групові підготовчі функції 4 – розрядних АЛП ИП3;

$P_{1/16}, G_{1/16}$  - групові підготовчі функції двобайтового АЛП на мікросхемах ИП3 і ИП4;

$\overline{e_5}, \overline{e_9}, \overline{e_{13}}, \overline{e_{17}}$  - непереносені переноси на виходах 4 - розрядних АЛП ИП4;

$e_5, e_9, e_{13}$  - прискорені вхідні сигнали непереносу на входах 4 - розрядних груп ИП4;

$\overline{BxП} = \overline{e_1}$  - вхідний перенос суматору.

### 3.16. Восьмибайтовий суматор із прискореним груповим переносом на основі мікросхем ИП3 і ИП4




Рисунок 3.16 - Структура восьмибайтового суматору на основі 16 – і мікросхем ИП3 і п'яти схемах прискореного переносу ИП4:

$P_{1/64}, G_{1/64}$  - групові підготовчі функції 64 – розрядного суматору із прискореним переносом;

(1 – 16), (17 – 32), (33 – 48), (49 – 64) - двобайтові групи 64 – і розрядного суматору із прискореним переносом на чотирьох мікросхемах ИП3 і схеми прискореного переносу ИП4 (рис.3.15).

## 4. СИНТЕЗ ФУНКЦІОНАЛЬНИХ СХЕМ СУМАТОРІВ І ВІДНІМАЧІВ

### 4.1. Синтез К – SM у базисі логічних елементів ЗІ – 2АБО – НІ

Канонічні рівняння суматора мають вигляд:

$$S = \overline{\overline{a}b\overline{e}} + \overline{a\overline{b}e} + \overline{a\overline{b}e} + a\overline{b}e; \quad (4.1)$$

$$E = \overline{a\overline{b}e} + \overline{a\overline{b}e} + \overline{a\overline{b}e} + a\overline{b}e. \quad (4.2)$$

Уведемо допоміжні змінні:

$$G = \overline{\overline{a}b\overline{e}} + \overline{a\overline{b}e}; \quad D = \overline{a\overline{b}e} + a\overline{b}e; \quad (4.3)$$

$$F = \overline{a\overline{b}e} + \overline{a\overline{b}e}; \quad H = \overline{a\overline{b}e} + a\overline{b}e. \quad (4.4)$$

Тоді рівняння (4.1) і (4.2) можуть бути наведені у вигляді:

$$S = G + D = \overline{\overline{G + D}} = \overline{\overline{G} \cdot \overline{D}}; \quad (4.5)$$

$$E = F + H = \overline{\overline{F + H}} = \overline{\overline{F} \cdot \overline{H}}, \quad (4.6)$$

де

$$\overline{G} = \overline{\overline{a}b\overline{e} + \overline{a\overline{b}e}};$$

$$\overline{D} = \overline{a\overline{b}e + a\overline{b}e};$$

$$S = \overline{1 \cdot \overline{G} \cdot \overline{D} + 0 \cdot 0 \cdot 0};$$

$$\overline{F} = \overline{\overline{a\overline{b}e} + \overline{a\overline{b}e}};$$

$$\overline{H} = \overline{a\overline{b}e + a\overline{b}e};$$

$$E = \overline{1 \cdot \overline{F} \cdot \overline{H} + 0 \cdot 0 \cdot 0}.$$

Логічна схема рівнянь (4.5) і (4.6) К – SM показана на рис.4.1.




Рисунок 4.1 - Логічна схема К – SM у базисі ЗІ – 2АБО - НІ

## 4.2. Синтез М – SM у базисі логічних елементів 2І – 2АБО – НІ

Мінімальні рівняння суматора мають вигляд:

$$S = \Sigma \oplus e; \quad \Sigma = a \oplus b; \quad (4.7)$$

$$E = ab + ae + be. \quad (4.8)$$

Перетворимо рівняння (4.7) у заданий базис:

$$\bar{S} = \overline{\Sigma \oplus e} = \overline{\Sigma \cdot \bar{e} + \bar{\Sigma} \cdot e}; \quad (4.9)$$

$$S = \overline{\bar{\Sigma} \cdot \bar{e} + \Sigma \cdot e}, \quad (4.10)$$

де 
$$\bar{\Sigma} = \overline{ab + ab}; \quad \Sigma = \overline{\bar{a}\bar{b} + \bar{a}b}.$$

Перетворимо далі рівняння (4.8) у заданий базис. Використовуючи властивість самоподвійності суматора, можна записати:

$$\bar{E} = \bar{a}\bar{b} + \bar{a}\bar{e} + \bar{b}\bar{e}; \quad (4.11)$$

Позначимо

$$F = \bar{a}\bar{b} + \bar{a}\bar{e}.$$

Тоді рівняння (4.11) може бути наведено у вигляді:

$$\bar{E} = F + \bar{b}\bar{e}; \quad (4.12)$$

$$E = F \cdot F + \bar{b} \cdot \bar{e}, \quad (4.13)$$

де 
$$F = \overline{\overline{\bar{a}\bar{b} + \bar{a}\bar{e}}} = \overline{1 \cdot F + 0 \cdot 0}; \quad \bar{F} = \overline{\bar{a}\bar{b} + \bar{a}\bar{e}}.$$

Логічна схема рівнянь (4.10) і (4.13) показана на рис.4.2.




Рисунок 4.2 - Логічна схема М – SM у базисі 2І – 2АБО – НІ

### 4.3. Синтез КМ – SM у базисі логічних елементів 2І – 2АБО – НІ

Рівняння композиційного мінімального суматора (КМ – SM) мають вигляд:

$$S = \Sigma \oplus e, \quad \Sigma = p \cdot \bar{g}; \quad (4.14)$$

$$E = g + p \cdot e = p \cdot g + p \cdot e, \quad (4.15)$$

де  $g = a \cdot b$ ;  $p = a + b$  - підготовчі функції;

$g = p \cdot g$  - повна форма місцевого переносу;

$g$  - місцевий перенос;  $p$  - умова поширення переносу.

Перетворимо рівняння (4.14) і (4.15) у заданий базис:

$$\begin{aligned} p &= a + b = \overline{\overline{a \cdot a} + \overline{b \cdot b}}; & g &= a \cdot b; & \bar{g} &= \overline{a \cdot b} = \overline{a \cdot b + 0 \cdot 0}; \\ \bar{E} &= \overline{p \cdot g + p \cdot e}; & \Sigma &= p \cdot \bar{g} = \overline{\overline{p \cdot g} + 0 \cdot 0}; \\ \bar{\Sigma} &= \overline{p \cdot g} = \overline{p \cdot g} + 0 \cdot 0; & S &= \Sigma \oplus e = \overline{\Sigma \cdot e} + \overline{\bar{\Sigma} \cdot e} = \overline{\bar{\Sigma} \cdot e} + \Sigma \cdot e. \end{aligned}$$

Логічна схема рівнянь (4.13) і (4.15) КМ - SM показана на рис. 4.3.




Рисунок 4.3 - Логічна схема КМ – SM у базисі 2І – 2АБО – НІ

#### 4.4. Синтез РМ – SM на логічних елементах

Рівняння расширеного мінімального суматору мають вигляд:

$$E = a \cdot b + a \cdot e + b \cdot e; \quad (4.16)$$

$$\overline{E} = \overline{a \cdot b + a \cdot e + b \cdot e}; \quad (4.17)$$

$$\overline{E} = \overline{a} \cdot \overline{b} + \overline{a} \cdot \overline{e} + \overline{b} \cdot \overline{e}; \quad (4.18)$$

$$S = a \cdot \overline{E} + b \cdot \overline{E} + e \cdot \overline{E} + a \cdot b \cdot e; \quad (4.19)$$

$$S = \overline{a} \cdot E + \overline{b} \cdot E + \overline{e} \cdot E + \overline{a} \cdot \overline{b} \cdot \overline{e}; \quad (4.20)$$

$$\overline{S} = \overline{a \cdot \overline{E} + b \cdot \overline{E} + e \cdot \overline{E} + a \cdot b \cdot e}; \quad (4.21)$$

Перетворимо рівняння (4.16) - (4.22) у заданий базис:

$$\overline{E} = \overline{a \cdot b \cdot 1 + a \cdot e \cdot 1 + b \cdot e \cdot 1 + 0 \cdot 0 \cdot 0}; \quad \overline{S} = \overline{1 \cdot a \cdot \overline{E} + 1 \cdot b \cdot \overline{E} + 1 \cdot e \cdot \overline{E} + a \cdot b \cdot e};$$

$$E = \overline{1 \cdot \overline{a} \cdot \overline{b} + 1 \cdot \overline{a} \cdot \overline{e} + 1 \cdot \overline{b} \cdot \overline{e} + 0 \cdot 0 \cdot 0}; \quad S = \overline{1 \cdot \overline{a} \cdot E + 1 \cdot \overline{b} \cdot E + 1 \cdot \overline{e} \cdot E + \overline{a} \cdot \overline{b} \cdot \overline{e}}.$$

Логічна схема першого і другого розрядів РМ – SM у базисі ЗІ – 4АБО – НІ показана на рис.4.4.




Рисунок 4.4 - Логічна схема РМ – SM у базисі ЗІ – 4АБО – НІ

#### 4.5. Синтез базового суматора ИМ1 на логічних елементах

Умовне графічне позначення однорозрядного багатфункціонального суматора К155ИМ1 (ИМ1) наведено в додатку 1 (рис.П1.1). Суматор ИМ1 складається із двох вхідних комутаторів А і В і однорозрядного суматора SM (рис.П1.2). Умовне графічне позначення вхідних комутаторів наведено на рис.П1.3 (додаток 1).




Рисунок 4.5,а - УГП суматора ИМ1

Роботу комутаторів А і В можливо описати наступними логічними рівняннями:

$$A = A12 \vee A3 \vee A4;$$

$$B = B12 \vee B3 \vee B4,$$

де  $\overline{A12} = \overline{A1 \cdot A2}$ ,  $\overline{B12} = \overline{B1 \cdot B2}$ .

Виходи комутаторів А і В є входами “а” і “в” однорозрядного суматора SM. Таблиця істинності SM наведена в табл. 4.5.

Таблиця істинності роботи однорозрядного SM. Таблиця 4.5

А	в	е	S	E
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Скориставшись картами Карно (рис.4.5, б) виконаємо мінімізацію вихідних функцій суматору: суми  $S$  і переносу  $E$ .




Рисунок 4.5, б - Карти Карно для мінімізації функцій  $S$  (а) і  $E$  (б) суматору

$$E = a \cdot b + a \cdot e + b \cdot e; \quad S = (a + b + e) \cdot \bar{E} + a \cdot b \cdot e; \quad \bar{S} = (\bar{a} + \bar{b} + \bar{e}) \cdot E + \bar{a} \cdot \bar{b} \cdot \bar{e}.$$

У базисі І – АБО – НІ формули мають вигляд:

$$\bar{S} = \overline{(a + b + e) \cdot \bar{E} + a \cdot b \cdot e}; \quad S = \overline{(\bar{a} + \bar{b} + \bar{e}) \cdot E + \bar{a} \cdot \bar{b} \cdot \bar{e}};$$

$$\bar{E} = \overline{a \cdot b + a \cdot e + b \cdot e}.$$

Логічна схема SM показана на рис.4.5, в і рис.4.5, г.




Рисунок 4.5, в - Логічна схема виходів  $S$  і  $\bar{S}$  SM у базисі 3І – 4АБО – НІ




Рисунок 4.5, г - Логічна схема непереносу  $\bar{E}$  SM у базисі 2І – 3АБО – НІ

#### 4.6. Синтез базового суматора ИМ2 на логических элементах

Умовне графічне позначення дворозрядного суматора К155ИМ2 (ИМ2) показано на рис.4.6, а. Суматор ИМ2 складається із двох однорозрядних суматорів SM, які з'єднані між собою за схемою із черезрозрядною інверсією переносу (рис.4.6, б).




Рисунок 4.6 - УГП суматора ИМ2 (б) і його організація (а)

Логічні рівняння суматора ИМ2 мають вигляд:

$$S_1 = \overline{a_1 \cdot E_1 + b_1 \cdot E_1 + e_1 \cdot E_1 + a_1 \cdot b_1 \cdot e_1};$$

$$\overline{E_1} = \overline{e_2} = \overline{a_1 \cdot b_1 + a_1 \cdot e_1 + b_1 \cdot e_1};$$

$$S_2 = \overline{a_2 \cdot E_2 + b_2 \cdot E_2 + e_2 \cdot E_2 + a_2 \cdot b_2 \cdot e_2};$$

$$E_2 = \overline{a_2 \cdot b_2 + a_2 \cdot e_2 + b_2 \cdot e_2}.$$

Логічна схема суматора ИМ2 у заданому базисі логічних елементів представлена на рис.4.6, б.




Рисунок 4.6, б - Логічна схема дворозрядного суматора ИМ2



#### 4.7. Синтез К – SUB у базисі логічних елементів 3І – 2АБО – НІ

Канонічні рівняння віднімача мають вигляд:

$$R = \bar{a} \cdot \bar{b} \cdot m + \bar{a} \cdot b \cdot \bar{m} + a \cdot \bar{b} \cdot \bar{m} + a \cdot b \cdot m; \quad (4.23)$$

$$M = \bar{a} \cdot \bar{b} \cdot m + \bar{a} \cdot b \cdot \bar{m} + \bar{a} \cdot b \cdot m + a \cdot b \cdot m. \quad (4.24)$$

Уведемо допоміжні змінні

$$G = \bar{a} \cdot \bar{b} \cdot m + \bar{a} \cdot b \cdot \bar{m}; \quad D = a \cdot \bar{b} \cdot \bar{m} + a \cdot b \cdot m; \quad (4.25)$$

$$F = \bar{a} \cdot \bar{b} \cdot m + \bar{a} \cdot b \cdot \bar{m}; \quad H = a \cdot b \cdot \bar{e} + a \cdot b \cdot e. \quad (4.26)$$

Тоді рівняння (4.23) і (4.24) можуть бути наведені у вигляді:

$$R = G + D = \overline{\overline{G + D}} = \overline{\overline{G} \cdot \overline{D}}; \quad (4.27)$$

$$E = F + H = \overline{\overline{F + H}} = \overline{\overline{F} \cdot \overline{H}}; \quad (4.28)$$

де  $\overline{G} = \overline{\bar{a} \cdot \bar{b} \cdot m + \bar{a} \cdot b \cdot \bar{m}}; \quad \overline{D} = \overline{a \cdot \bar{b} \cdot \bar{m} + a \cdot b \cdot m};$

$$R = \overline{1 \cdot \overline{G} \cdot \overline{D} + 0 \cdot 0 \cdot 0}; \quad \overline{F} = \overline{\bar{a} \cdot \bar{b} \cdot m + \bar{a} \cdot b \cdot \bar{m}};$$

$$\overline{H} = \overline{\bar{a} \cdot b \cdot m + a \cdot b \cdot m}; \quad M = \overline{1 \cdot \overline{F} \cdot \overline{H} + 0 \cdot 0 \cdot 0}.$$

Логічна схема К – SUB у базисі 3І – 2АБО – НІ показана на рис. 4.8.




Рисунок 3.8 - Логічна схема К – SUB у базисі 3І – 2АБО – НІ

#### 4.8. Синтез M – SUB у базисі логічних елементів 2І – 2АБО – НІ

Мінімальні рівняння віднімача мають вигляд:

$$R = \Sigma \oplus m; \quad \Sigma = a \oplus b; \quad (4.29)$$

$$M = \bar{a} \cdot b + \bar{a} \cdot m + b \cdot m. \quad (4.30)$$

Перетворимо рівняння (4.29) у заданий базис:

$$\bar{R} = \overline{\Sigma \oplus m} = \overline{\Sigma \cdot \bar{m} + \bar{\Sigma} \cdot m}; \quad R = \overline{\bar{\Sigma} \cdot \bar{m} + \Sigma \cdot m}; \quad (4.31)$$

де  $\bar{\Sigma} = \overline{a \cdot \bar{b} + \bar{a} \cdot b}; \quad \Sigma = \overline{\bar{a} \cdot \bar{b} + a \cdot b}.$

Перетворимо рівняння (4.30) у заданий базис. Використовуючи властивість самоподвійності віднімача, можна записати:

$$\bar{M} = a \cdot \bar{b} + a \cdot \bar{m} + \bar{b} \cdot \bar{m}. \quad (4.32)$$

Позначимо

$$F = a \cdot \bar{b} + a \cdot \bar{m}.$$

Тоді рівняння (4.32) можна представити у вигляді:

$$\bar{M} = F + \bar{b} \cdot \bar{m}; \quad M = \overline{F \cdot F + \bar{b} \cdot \bar{m}},$$

де  $F = \overline{\overline{a \cdot \bar{b} + a \cdot \bar{m}}} = \overline{1 \cdot \bar{F} + 0 \cdot 0}; \quad \bar{F} = \overline{a \cdot \bar{b} + a \cdot \bar{m}}.$

Логічна схема рівнянь віднімача (4.29) і (4.30) наведена на рис.4.9.




Рисунок 4.9 - Логічна схема M – SUB у базисі 2І – 2АБО – НІ

#### 4.9. Синтез КМ – SUB у базисі логічних елементів 2І – 2АБО - НІ

Рівняння композиційного мінімального віднімача мають вигляд:

$$R = \Sigma \oplus m, \quad \Sigma = \overline{h \cdot z}; \quad (4.33)$$

$$M = z + h \cdot m, \quad (4.34)$$

де  $z = \bar{a} \cdot b$ ;  $h = \bar{a} + b$  - підготовчі функції;  
 $z = z \cdot h$  - повна форма місцевої позики;  
 $z$  - місцева позика;  $h$  - умова поширення позики.

Перетворимо рівняння (4.33) і (4.34) у заданий базис:

$$h = \bar{a} + b = \overline{\overline{\overline{\overline{a \cdot a}} + \overline{\overline{\overline{b \cdot b}}}}}; \quad \bar{z} = \overline{\overline{\overline{a \cdot b + 0 \cdot 0}}};$$

$$\overline{\overline{M}} = \overline{\overline{z \cdot h + h \cdot m}}; \quad \Sigma = \overline{h \cdot z} = \overline{h \cdot z + 0 \cdot 0};$$

$$\overline{\overline{\Sigma}} = \overline{\overline{\Sigma \cdot \Sigma + 0 \cdot 0}}; \quad R = \Sigma \oplus m = \overline{\overline{\overline{\overline{\Sigma \cdot m}} + \overline{\overline{\overline{\Sigma \cdot m}}}}}$$

Логічна схема рівнянь віднімача (4.33) і (4.34) КМ – SUB наведена на рис. 4.10.




Рисунок 4.10 - Логічна схема КМ – SUB у базисі 2І – 2АБО – НІ

#### 4.10. Синтез РМ – SUB у базисі логічних елементів ЗІ – 4АБО – НІ

Рівняння розширеного мінімального віднімача мають вигляд:

$$M = \bar{a} \cdot b + \bar{a} \cdot m + b \cdot m; \quad (4.35)$$

$$\bar{M} = a \cdot \bar{b} + a \cdot \bar{m} + \bar{b} \cdot \bar{m}; \quad (4.36)$$

$$R = a \cdot M + \bar{b} \cdot M + \bar{m} \cdot M + a \cdot \bar{b} \cdot \bar{m}; \quad (4.37)$$

$$\bar{R} = \bar{a} \cdot \bar{M} + b \cdot \bar{M} + m \cdot \bar{M} + \bar{a} \cdot b \cdot m; \quad (4.38)$$

Перетворимо рівняння (4.35) – (4.38) у заданий базис:

$$\bar{M} = \overline{a \cdot b \cdot 1 + a \cdot m \cdot 1 + b \cdot m \cdot 1 + 0 \cdot 0 \cdot 0};$$

$$\bar{R} = \overline{1 \cdot a \cdot \bar{M} + 1 \cdot b \cdot \bar{M} + 1 \cdot m \cdot \bar{M} + \bar{a} \cdot b \cdot m};$$

$$M = 1 \cdot a \cdot \bar{b} + 1 \cdot a \cdot \bar{m} + 1 \cdot \bar{b} \cdot \bar{m} + 0 \cdot 0 \cdot 0;$$

$$R = \overline{1 \cdot a \cdot M + 1 \cdot \bar{b} \cdot M + 1 \cdot \bar{m} \cdot M + a \cdot \bar{b} \cdot \bar{m}}.$$

Логічна схема першого і другого розрядів РМ – SUB у базисі ЗІ - 4АБО – НІ наведена на рис.4.11.




Рисунок 4.11 - Логічна схема дворозрядного SUB на основі РМ – SUB у базисі ЗІ – 4АБО - НІ

## 5. ТЕСТОВІ ЗАВДАННЯ ДО КОМПЛЕКСНОЇ КОНТРОЛЬНОЇ РОБОТИ

### Завдання 1

Використавши підготовчі функції суматора ( $\bar{p}, \bar{g}, g, p$ ) і віднімача ( $\bar{h}, \bar{z}, h, z$ ), виконати синтез функцій суматора ( $\bar{S}, \bar{E}, S, E$ ) і віднімачу ( $\bar{R}, \bar{M}, R, M$ ) (табл.1.1).

Таблиця 1.1

	$\bar{S} \bar{E}$	$\bar{S} E$	$S \bar{E}$	SE	$S \bar{S}$
$\bar{R} \bar{M}$	0	1	2	3	4
$\bar{R} M$	5	6	7	8	9
$R \bar{M}$	10	11	12	13	14
$RM$	15	16	17	18	19
$R \bar{R}$	20	21	22	23	24
Варіант = $(N)_{m25}$					

### Завдання 2

Виконати синтез заданого однорозрядного блоку (табл.1.2) і на його основі (табл.1.2) побудувати трирозрядний арифметичний блок із максимальною швидкодією

Таблиця 2.1

	0	1	2	3	4	5	6
Тип блоку	M-SM	KM-SM	PM-SM	K - SUB	M - SUB	KM-SUB	PM - SUB
Логічний базис	XOR, I-АБО-НІ, НІ						
Варіант = $(N)_{m7}$							

### Завдання 3

Виконати синтез суматора із прискореним переносом (табл.3.1) у булевому і заданому базисі (табл.3.1)

Таблиця 3.1

Варіант = $(N)_{m7}$	0	1	2	3	4	5	6
Тип переносу	СППЕ	СПП $\bar{E}$	СГПЕ	СГП $\bar{E}$	СОП	СГППЕ	СГПП $\bar{E}$
Логічний базис	XOR, I-АБО-НЕ, НЕ						
Параметри суматора	n=5	n=5	k=3 n=12	k=3 n=12	k=3 n=12	k=3 n=27	k=3 n=27
n – довжина суматора, k – довжина групи							

### Завдання 4

Розробити на основі базового суматора ІМ1 заданий багаторозрядний суматор (табл.4.1) із максимальною швидкодією.

Таблиця 4.1

Варіант = $(N)_{m12}$		Вхід А ІМ1			
		P1/ P9	P1/ P4	P1/ P4/P5	Довжина SM
Вхід В ІМ1	P1/ P3	0	1	2	3
	P6	3	4	5	4
	P6/ P7	6	7	8	3
	P6/ P7/P8	9	10	11	4

Функціональні схеми мікросхем суматорів К155ИМ1, К155ИМ2, К155ИМ3




Рисунок П1.1 - Умовне графічне позначення однорозрядного багатофункціонального суматора К155 ИМ1




Рисунок П1.2. Схема об'єднання елементів вхідних комутаторів А (елементи 1,2,3) і В (елементи 4,5,6) мікросхеми ИМ1




Рисунок П1.3 - Умовне графічне позначення вхідних комутаторів А (елементи 1,2,3) і В (елементи 4,5,6) мікросхеми ИМ1




Рисунок П2.1 - Умовне графічне позначення дворозрядного сумматора К155ИМ2 (SN7482).








Рисунок П2.4 - Функціональна схема ланцюгів внутрішніх сигналів переносу в мікросхемі ИМ3.




Рисунок П2.5 - Функціональна схема формування суми  $S$  ( $S_3, S_2, S_1, S_0$ ) у мікросхемі ИМ3.




Рисунок П2.6 - Схема формування умови прискореного вихідного переносу в суматору ИМЗ.

**Примітка.**

Формування умови прямого значення вихідного переносу в мікросхемі ИМЗ виконується відповідно до логічного рівняння:

$$e_4 = p_3 p_3 + g_3 p_2 + g_3 g_2 p_1 + g_3 g_2 g_1 p_0 + g_3 g_2 g_1 g_0 e_0.$$

## Функціональні схеми мікросхем К155ИП3 і К155ИП4




Рисунок П2.1 - Функціональна схема чотирирозрядного АЛП




Рисунок П2.2 - Функціональна схема швидкодіючого блоку прискореного переносу К155ИП4

Базові елементи серії K155






Рисунок ПЗ.1 - Умовні графічні позначення базових елементів серії K155 (початок)


K155ЛР3




K155ЛР1  
SN7450




K155ЛР4



K155ЛД1  
SN7460



K155ЛИ1  
SN7408



K155ЛН1  
SN7404




Рисунок ПЗ.1 - Умовні графічні позначення базових елементів серії K155 (кінець)

## СПИСОК ЛІТЕРАТУРИ

1. Лапко В. В. Теоретичні засади і схемотехніка арифметичних засобів комп'ютерних пристроїв (навчальний посібник для вищих навчальних закладів) - Донецьк: ДНТУ, 2010. – 176 с.
2. Методические указания и задания к самостоятельной работе студентов по курсу “Компьютерная схемотехника” для студентов специальностей “Компьютерные системы и сети” и “Системное программирование” очной и заочной форм обучения / Сост. В. В. Лапко, Ю. В. Губарь. - Донецьк: ДНТУ, 2007. – 110с.
3. Методичні вказівки до лабораторного практикуму РС&ЕВВ з курсу “Цифрові ЕОМ” для студентів спеціальностей “Комп'ютерні системи і мережі” і “Системне програмування” / Укл. В. В. Лапко, Ю. В. Губарь - Донецьк: ДНТУ, 2004. – 78 с.
4. Бабич М. П., Жуков І. А. “Комп'ютерна схемотехніка”: Навчальний посібник. – К.: “МК-Прес”, 2004. – 412 с.
5. Угрюмов Е. П. Цифровая схемотехника. – СПб: БХВ-Петербург, 2004. – 528 с.
6. Уэйкерли Д. Проектирование цифровых устройств. В 2 – х томах. – М.: Постмаркер, 2002. – 544 с. (1 т.), 528 с. (2 т.).
7. Хоуп Г. Проектирование цифровых вычислительных устройств на интегральных схемах. – М.: Мир, 1984. – 400 с.
8. Хоровиц П., Хилл У. Искусство схемотехники: В 3 – х томах. – М.: Мир, 1993 – 371 с.
9. Потемкин И. И. Функциональные узлы цифровой автоматики. – М.: Радио и связь, 1985. – 210 с.
10. Шило В. Л. Популярныe цифровые микросхемы. Справочник. – М.: Радио и связь, 1988. – 352 с.
11. Микросхемы серии К155, КМ155. Краткие технические данные. – Северодонецк: НПО “Импульс”, 1988. – 236 с.
12. Логические ИС КР1533, КР1534. Справочник. В двух частях / И. И. Петровский, А. В. Прибыльский, А. А. Троян, В. С. Чувелев – М.: ТОО “Бином”, 1993.
13. Карцев М. А., Брик В. А. Вычислительные системы и синхронная арифметика. – М.: Радио и связь, 1981. – 360 с.

## ЗМІСТ

ПЕРЕЛІК ОСНОВНИХ СКОРОЧЕНЬ .....	3
1. ТЕОРЕТИЧНІ ОСНОВИ І СХЕМОТЕХНІКА СУМАТОРІВ (SM) .....	4
1.1. Структурна організація однорозрядного двійкового суматора .....	4
1.2. Склад логічних функцій для суми (S) і вихідного переносу (E) однорозрядного канонічного суматора (K – SM) .....	4
1.3. Склад логічних функцій для суми (S) і вихідного переносу (E) однорозрядного мінімального суматора (M – SM) .....	5
1.4. Склад логічних функцій для суми (S) і вихідного переносу (E) однорозрядного композиційного суматора (KM – SM) .....	5
1.5. Склад логічних функцій для суми (S) і вихідного переносу (E) однорозрядного розширеного мінімального суматора (PM – SM) .....	5
1.6. Структура і умовне графічне позначення мікросхеми К155ИМ1.....	6
1.7. Схеми однорозрядних некерованих суматорів для вхідного переносу $e$ і вхідного непереносу $\bar{e}$ на мікросхемі ИМ1 .....	7
1.8. Схема однорозрядного керованого суматора з формуванням однорозрядних чисел із двох джерел на інформаційних входах $a$ і $b$ ( $a = P1 / P2$ , $b = P3 / P4$ ) мікросхеми ИМ1 для вхідного переносу і непереносу. ....	8
1.9. Схема однорозрядного суматора з формуванням однорозрядних чисел із чотирьох джерел на кожному із інформаційних входів $a$ і $b$ ( $a = P1 / P2 / P3 / P4$ , $b = P5 / P6 / P7 / P8$ ) на мікросхемі ИМ1 .....	9
1.10. Структура і умовне графічне позначення мікросхеми К155ИМ2.....	10
1.11. Схеми однорозрядного і чотирирозрядного суматорів на основі мікросхеми ИМ2 .....	11
1.12. Структурна організація і умовне графічне позначення мікросхеми К155ИМ3... ..	12
1.13. Схеми однорозрядного і восьмирозрядного суматорів на основі мікросхеми ИМ3.....	13
2. ТЕОРЕТИЧНІ ОСНОВИ І СХЕМОТЕХНІКА ВІДНІМАЧІВ (SUB).....	15
2.1. Структурна організація однорозрядного двійкового віднімача... ..	15
2.2. Склад логічних функцій для різниці (R) і вихідної позики (M) однорозрядного канонічного віднімача (K – SUB).. ..	15
2.3. Склад логічних функцій для різниці (R) і вихідної позики (M) однорозрядного мінімального віднімача (M – SUB). .....	16
2.4. Склад логічних функцій для різниці (R) і вихідної позики (M) однорозрядного композиційного віднімача (KM – SUB) .....	16
2.5. Склад логічних функцій для різниці (R) і вихідної позики (M) однорозрядного розширеного мінімального віднімача (PM – SUB) .....	16
3. СТРУКТУРА І ЛОГІЧНІ ФУНКЦІЇ БАГАТОРОЗРЯДНИХ СУМАТОРІВ.....	17
3.1. Чотирирозрядний суматор з паралельним переносом булевому базисі (рис.3.1).....	17
3.2. Чотирирозрядний суматор із паралельним переносом у булевському базисі (рис.3.2) .....	17
3.3. Чотирирозрядний суматор із паралельним переносом в інверсній логіці (рис.3.3).....	18
3.4. Чотирирозрядний суматор із паралельним непереносом в інверсній	



логіці (рис.3.4) .....	18
3.5. Суматор з послідовним груповим переносом у булевому базисі (рис.3.5).....	19
3.6. Суматор із груповим послідовним переносом і паралельним переносом у групі у булевому базисі (рис.3.6) .....	19
3.7. Суматор із груповим послідовним переносом в інверсній логіці (рис.3.7).....	20
3.8. Суматор із груповим послідовним переносом в інверсній логіці (рис.3.8) .....	20
3.9. Суматор із послідовним груповим і з обхідним переносом (рис.3.9).....	20
3.10. Суматор із послідовним груповим обхідним переносом (рис.3.10).....	20
3.11. Суматор із послідовним груповим обхідним переносом на основі підготовчих функцій (рис.3.11).....	21
3.12. Суматор із послідовним груповим переносом на основі групових підготовчих функцій (рис.3.12).....	22
3.13. Суматор із паралельним груповим переносом на основі групових підготовчих функцій (рис.3.13).....	23
3.14. Суматор із паралельним груповим переносом на основі групових підготовчих функцій (рис.3.14).....	23
3.15. Двобайтовий суматор із прискореним груповим переносом на основі мікросхем К155ИП3 і К155ИП4 .....	24
3.16. Восьмибайтовий суматор із прискореним груповим переносом на основі мікросхем ИП3 і ИП4.....	24
4. СИНТЕЗ ФУНКЦІОНАЛЬНИХ СХЕМ СУМАТОРІВ І ВІДНІМАЧІВ.....	25
4.1. Синтез К – SM у базисі логічних елементів 3І-2АБО-НІ.....	25
4.2. Синтез М – SM у базисі логічних елементів 2І-2АБО-НІ.....	6
4.3. Синтез КМ – SM у базисі логічних елементів 2І-2АБО-НІ.....	27
4.4. Синтез РМ – SM на логічних елементах .....	28
4.5. Синтез базового суматору ИМ1 на логічних елементах.....	29
4.6. Синтез базового суматору ИМ2 на логічних елементах.....	31
4.7. Синтез К – SUB у базисі логічних елементів 3І-2АБО-НІ.....	32
4.8. Синтез М – SUB у базисі логічних елементів 2І-2АБО-НІ.....	31
4.9. Синтез КМ – SUB у базисі логічних елементів 2І-2АБО-НІ.....	34
4.10. Синтез РМ - SUB у базисі логічних елементів 3И-4АБО-НІ.....	35
5.ТЕСТОВІ ЗАВДАННЯ ДО КОМПЛЕКСНОЇ КОНТРОЛЬНОЇ РОБОТИ.....	36
ДОДАТОК 1. Функціональні схеми мікросхем суматорів К155ИМ1, К155ИМ2, К155ИМ3.....	37
ДОДАТОК 2. Функціональні схеми мікросхем К155ИП3 і К155ИП4.....	42
ДОДАТОК 3. Базові елементи серії К155.....	44
СПИСОК ЛІТЕРАТУРИ .....	46

## **ДОВІДКОВИЙ ПОСІБНИК**

до самостійної роботи за розділу  
“Суматори і віднімачі арифметичних пристроїв” курсу  
"Комп'ютерна схемотехника" для студентів заочної форми навчання  
за напрямком “Комп'ютерна інженерія”

**Укладачі :** Володимир Васильович Лапко  
Юрій Володимирович Губарь