|
|
eaDonNTU, Donetsk >
Научные труды ДонНТУ >
Серія: Інформатика, кібернетика та обчислювальна техніка >
Випуск 1 (19) >
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://ea.donntu.ru/handle/123456789/30912
|
| Название: | Реализация КМУУ с элементарными цепями на гибридных FPGA |
| Другие названия: | Implementing CMCU with elementary chains by hybrid FPGA
Реалізація КМПК із елементарними ланцюгами на гібридних FPGA |
| Авторы: | Баркалов, А.А.
Титаренко, Л.А.
Ефименко, К.Н.
Зеленева, И.Я.
Barkalov, A.A.
Titarenko, L.A.
Efimenko, K.N.
Zelenjova, I.J.
Баркалов, О.О.
Титаренко, Л.О.
Єфіменко, К.М.
Зеленьова, I.Я. |
| Ключевые слова: | КМУУ
ГСА
ЭОЛЦ
гибридные FPGA
логическая схема
CMCU
GSA
EOLC
hybrid FPGA
logic circuit
КМПК
ЕОЛЛ
гібридні FPGA
логічна схема |
| Дата публикации: | 2014 |
| Издатель: | ДонНТУ |
| Библиографическое описание: | Наукові праці Донецького національного технічного університету. Серія: Інформатика, кібернетика та обчислювальна техніка : збірник статей. Вип. 1(19) / ДВНЗ "ДонНТУ" ; редкол.: О.Є. Башков (голов. ред.) та ін. - Донецьк : ДВНЗ "ДонНТУ", 2014. - С. 16 - 21 |
| Аннотация: | Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными
цепями, ориентированный на технологию гибридных FPGA. Метод основан на замене LUT-элементов схемой, состоящей из встроенных блоков PLA (programmable logic array), что возможно при использовании данной технологии. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода. |
| Описание: | The proposed method is oriented to reducing the hardware amount of the composite miсroprograming control unit (CMCU) scheme with elementary chains, using the technology of hybrid FPGA. To optimize the hardware cost in the scheme of the control device in the FPGA it is necessary to reduce the number of arguments and implemented systems in terms of Boolean functions. The idea of the proposed in this paper method is based on the two sources of codes of classes of pseudoequivalent elementary operational linear chains (EOLC) and replacement of LUT-element for a circuit consisting of embedded blocks PLA (programmable logic array). This is possible by using hybrid technology FPGA, which is actively developing now. The proposed structure of com-positional microprogram control unit uses the following resources of crystal hybrid FPGA: LUT-elements for the
register and the counter of transition address, PLA blocks for scheme of microinstructions addressing in control
memory. The control memory is implemented on reconfigurable memory blocks EMB. These blocks have a specific number of outputs and inputs. At the same time there is a high probability of having unused outputs of
EMB included in the control memory. In this paper we propose a method for the synthesis of CMCU, comprising the steps of: forming the set of elementary linear chains for a given flow-chart of the control algorithm; op-timal encoding of elementary chains and encoding of their components; formation of sets of pseudoequivalent chains, their optimal encoding; formation of the transition table of compositional microprograming control unit;
formation of control memory content; synthesis of scheme CMCU in a given basis.
An example of application of the proposed method is given. Scientific novelty of the proposed method is to use features CMCU (classes of pseudoequivalent EOLC) and hybrid FPGA (fixed number of block outputs
and a built- EMB blocks PLA) to reduce the number of elements in the LUT-scheme CMCU with elementary chains. The practical significance of the method is to reduce the chip area FPGA, occupied by CMCU scheme
that allows getting schemes which have a lower cost than prior known analogues. |
| URI: | http://ea.donntu.org/handle/123456789/30912 |
| Располагается в коллекциях: | Випуск 1 (19)
|
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.
|
