|
eaDonNTU, Donetsk >
Факультет компьютерных наук и технологий (до 2021) >
Кафедра вычислительной математики и программирования >
Статті кафедри обчислювальної математики і програмування >
Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс:
http://ea.donntu.ru/handle/123456789/29397
|
| Название: | Реализация КМУУ с элементарными цепями на гибридных FPGA |
| Авторы: | Баркалов, А.А.
Титаренко, Л.А.
Ефименко, К.Н.
Зеленева, И.Я. |
| Ключевые слова: | КМУУ
гибридные FPGA
ЭОЛЦ
логическая схема |
| Дата публикации: | 2014 |
| Издатель: | Донецк:ДонНТУ |
| Библиографическое описание: | Баркалов А.А., Титаренко Л.А., Ефименко К.Н., Зеленёва И.Я. Реализация КМУУ с элементарными цепями на гибридных FPGA// Наукові праці ДонНТУ. Серія „Інформатика, кібернетика та обчислювальна техніка”. №1 (19) / – Донецьк: ДВНЗ «ДонНТУ». – 2014. – С.16-21. |
| Аннотация: | Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными цепями ориентированный на технологию FPGA. Метод основан на использовании двух источников кодов классов псевдоэквивалентных ЭОЛЦ и технологии гибридных FPGA. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода. |
| Описание: | A.A. Barkalov, L.A. Titarenko, K.N. Efimenko, I.J. Zelenjova. IMPLEMENTING CMCU WITH ELEMENTARY CHAINS BY HYBRID FPGA. The article is devoted to development of methods of synthesis and optimization of compositional microprogram control units (CMCU) of FPGA (field-programmable logic arrays). For optimization of resources of a system-on-a-chip used at realization of the compositional microprogram control unit the method of a structural reduction. A method for reducing the hardware amount in the circuit of CMCU with code sharing is proposed oriented on FPGA technology. The method is based on the use of two sources of codes classes of pseudoequivalent EOLC and the technology of hybrid FPGAs. Such an approach would reduce the number of LUT elements in the addressing circuit of CMCU. Application of the specified method to the finite state machine of addressing CMCU, under its implementation with FPGA, leads to reduction of the number of LUT-elements in the circuit of the control unit. Results of research of the developed structures are resulted, allowing defining their efficiency and an area of optimum application. An example of the proposed method application is given. |
| URI: | http://ea.donntu.org/handle/123456789/29397 |
| Располагается в коллекциях: | Статті кафедри обчислювальної математики і програмування
|
Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.
|
