ПАРАЛЛЕЛЬНОЕ РАЗБИЕНИЕ ГРАФОВ ДЛЯ ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ

	Электронный архив Донецкого национального технического университета (г.Донецк) Electronic archive of Donetsk national technical university (Donetsk)

Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот ресурс: http://ea.donntu.ru/handle/123456789/16262

Название:	ПАРАЛЛЕЛЬНОЕ РАЗБИЕНИЕ ГРАФОВ ДЛЯ ЛОГИЧЕСКОГО МОДЕЛИРОВАНИЯ ЦИФРОВЫХ УСТРОЙСТВ
Другие названия:	Parallel graph partitioning for logic simulation of digital devices.
Авторы:	Ладыженский, Юрий Валентинович Чнкунов, П.А. Ladyzhensky, Y.V. Chikunov, Р.А.
Ключевые слова:	logic simulations software system parallel graph логическое моделирование цифровые устройства параллельные алгоритмы
Дата публикации:	2002
Издатель:	ДонНТУ
Библиографическое описание:	Наукові праці Донецького національного технічного університету. Серія: “Обчислювальна техніка та автоматизація”. Випуск 38 — Донецьк: ДонНТУ, 2002
Описание:	Parallel graph partition problems are considered for logic simulations. The Formulations of problems are given. Descriptions of some parallel graph partitioning algorithms arc Considt A hierarchical scheme to combine results of algorithms is considered. A software system for parallel graph partitions is described.
URI:	http://ea.donntu.edu.ua/handle/123456789/16262
Располагается в коллекциях:	Випуск 38

Файлы этого ресурса:

Файл	Описание	Размер	Формат
198-204.pdf		5.02 MB	Adobe PDF	Просмотреть/Открыть

Все ресурсы в архиве электронных ресурсов защищены авторским правом, все права сохранены.