Подходы к построению параллельных генетических алгоритмов идентификации цифровых схем для многоядерных систем

Abstract

В статье предлагаются практические подходы к адаптации параллельных генетических алгоритмов генерации идентифицирующих последовательностей цифровых схем для рабочих станций с многоядерными процессорами. Выделено три подхода к построению таких алгоритмов. Распараллеливанию подвергаются процедуры моделирования работы цифровой схемы на заданной входной последовательности, которые либо сами формируют процедуру оценки особи, либо являются её частью. Программная реализация основана на многопоточном программировании. Приведены результаты машинных экспериментов на схемах ISCAS-89. The article offers a practical approach to the adaptation of the parallel genetic algorithms of the identifying sequences generation of digital circuits for workstations with multi-core processors. Highlighted are three approaches to constructing such algorithms. Paralleling procedures are modeling digital circuits on a given input sequence, which either by themselves form a procedure for evaluating an individual or is a part of it. The software implementation is based on many-threaded programming. The results of experiments on the circuits ISCAS-89 are given.