

знаковый разряд суммы и выходной перенос из знакового разряда сумматора не совпадают (0 и 1). Для перехода к смещенной характеристике знаковый разряд полученного дополнительного кода необходимо инвертировать. Тогда окончательно характеристика будет равна:

$$(P_{A+B})^{64} = 1.000\ 011' = (+3)^{64}.$$

Результат сложения в нормализованной форме будет иметь вид:

$$1.1000\ 011' \cdot 0101\ 0010\ 0000\ 0000\ 0000\ 0000$$

или

$$(A+B)_{16} = (-0,52) \cdot 16^{+3} = -520_{16}.$$

РАБОТА 7. РАЗРАБОТКА СТРУКТУРНОЙ СХЕМЫ И МИКРОПРОГРАММЫ ВЫПОЛНЕНИЯ ОПЕРАЦИИ УМНОЖЕНИЯ (ДЕЛЕНИЯ) ЧИСЕЛ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ

Цель работы: изучение алгоритмов операции умножения (деления) с плавающей запятой и способов выполнения этих операций в секционных МП 1804.

Индивидуальное задание

Рассмотреть все этапы выполнения операции умножения (деления) чисел с ПЗ для исходных данных, заданных в предыдущей работе (сложения (вычитания) чисел с ПЗ). Выбор типа заданной операции в данной работе осуществляется в соответствии с табл. 19. Задание предусматривает также выбор структуры аппаратной части процессора на базе секционных микропроцессоров ВС1 и блоков микропрограммного

Таблица 19

Δ_1	Тип операции
0	Умножение
1	Деление

управления ВУ4, построение микропрограмм, интерпретирующих разработанный алгоритм на фиксированной выбранной структуре аппаратной части микропроцессора, расчет быстродействия МП.

Отчет по работе должен содержать детальную блок-схему заданного алгоритма, расчет разрядной сетки и примеры выполнения задан-

ной операции в выбранном формате, иллюстрирующих типовые случаи алгоритма, структурную схему аппаратной части МП с ПЗ, микроалгоритм операции, микропрограмму операции, описание построения микропрограммы и назначения полей микрокоманды, расчет длительности такта МП.

Методические указания

При выполнении задания условимся, что исходные данные (нормализованные или равные нулю операнды) к моменту выполнения операции занесены во внутренние РОН МП в следующие ячейки (регистры памяти МП): модуль мантиссы первого операнда - в РОН R0, порядок первого операнда в РОН R1, знак первого операнда в РОН R2, модуль мантиссы второго операнда - в РОН R3, порядок второго операнда - в РОН R4, знак второго операнда - в РОН R5. Результат операции после ее завершения должен быть расположен в РОН первого операнда. Блок-схема операции должна включать следующие этапы: проверку операндов на нуль и формирование соответствующего результата при нулевом операнде (операндах) без выполнения операции, суммирование (умножение) или вычитание (деление) порядков с контролем отрицательного или положительного переполнения сумматора порядков и формированием соответствующего результата без выполнения операции, умножение (деление) мантиссы как беззнаковых чисел с формированием знака результата путем обработки знаков операндов, контроль нарушения и восстановления нормализации результата с анализом переполнения сумматора порядков при корректировке порядков в процессе нормализации мантиссы произведения (частного). При реализации алгоритма для упрощения микропрограммы целесообразно использовать аккумулятор МП (RQ) для размещения множителя (частного). Для организации счетчика циклов при умножении (делении) использовать свободный РОН МП. Запись константы в счетчик циклов осуществлять из соответствующего поля данных регистра микрокоманд (РМК). В каждом цикле умножения содержимое счетчика уменьшается на единицу, и когда он принимает нулевое значение, на очередном такте БМУ происходит выход из цикла. При необходимости СТ может быть организован в регистрах БМУ. Тогда подсчет числа циклов будет производиться параллельно с вычислением суммы частичных произведений (остатка), что позволит сократить время выполнения операции.

В таблице прошивки ПЗУ МП в поле комментариев предусмотреть два раздела: поле для описания микрооперации в МП и поле для описания микрооперации в БМУ в данном такте.

Пример выполнения операции рассмотреть в выбранном формате.

Рассмотрим выполнение операции умножения с плавающей запятой при основании характеристики 2 и смещенной характеристике с отрицательным нулем. Пусть при этом формат данных имеет следующие поля: один байт используется для хранения знака числа (1 бит - старший) и характеристики (7 бит) и три байта (24 бит) для хранения модуля мантииссы.

Пусть сомножители равны: $A = (-16)_{16}$, $B = (+1A)_{16}$.

В нормализованной форме операнды имеют вид:

$$A = -0,10110 \cdot 2^{+5}, \quad B = +0,11010 \cdot 2^{+5}.$$

В двоичном коде порядки будут равны:

$$P_A = +5, \quad P_B = +5.$$

Смещенные характеристики с отрицательным нулем ($E = E3$) будут равны:

$$P_A^{63} = 1\ 000\ 100, \quad P_B^{63} = 1\ 000\ 100 = (+5)^{63}.$$

В целом числа в выбранном формате будут иметь вид:

$$1.\ 1\ 000\ 100\ ' \ 1011\ 0000\ 0000\ 0000\ 0000\ 0000,$$

$$0.\ 1\ 000\ 100\ ' \ 1101\ 0000\ 0000\ 0000\ 0000\ 0000.$$

Для вычисления порядка произведения выполним суммирование смещенных характеристик

$$\begin{array}{r} P_A^{63} = 1\ 000\ 100 = (+5)^{63} \\ + P_B^{63} = 1\ 000\ 100 = (+5)^{63} \\ +1 = 0\ 000\ 001 \end{array}$$

$$(P_A + P_B + 1)_{dk} = (1)\ 0.\ 001\ 001 = (+9)_{dk}$$

Знаковый разряд суммы характеристик с отрицательным нулем и подсуммированием единицы не совпадает с выходным переносом (0 и 1), поэтому переполнение сумматора порядков отсутствует. Следовательно, на выходе сумматора имеем правильную сумму порядков минус единица в дополнительном коде. Для получения смещенной характеристики произведения инвертируем старший разряд суммы характеристик:

$$(P_A + P_B)_{63} = 1.\ 001\ 001\ ' = (+10)^{63}.$$

Умножаем модули мантииссы:

$$\times \begin{array}{l} |M_A| = '1011\ 0000\ 0000\ 0000\ 0000\ 0000 \\ |M_B| = '1101\ 0000\ 0000\ 0000\ 0000\ 0000 \end{array}$$

$$\hline |M_A| \times |M_B| = '1000\ 1111\ 0000\ 0000\ 0000\ 0000.$$

Знак результата (ЗНР) определим суммированием по модулю два знаковых разрядов A и B:

$$ЗНР = ЗНА \oplus ЗNB = 1 \oplus 0 = 1.$$

Таким образом, в целом нормализованный результат равен:

$$1.\ 1001\ 001\ ' \ 1000\ 1111\ 0000\ 0000\ 0000\ 0000.$$

При умножении мантисс может возникнуть нарушение нормализации вправо:

$$|M_A| \times |M_B| = '01xx \quad xxxx \quad xxxx \quad xxxx \quad xxxx \quad xxxx.$$

Тогда на последнем этапе операции выполняется нормализация результата путем сдвига мантиссы произведения влево и уменьшения порядка каждый раз на $-I$. В приведенном выше примере получим:

$$|M_A \times M_B| = '1xxx \quad xxxx \quad xxxx \quad xxxx \quad xxxx \quad xxxx.$$

Если при этом характеристика результата будет равна

$$(P_A + P_B)^{63} = 1.001\ 0001' = (+10)^{63},$$

то коррекция характеристики сводится к следующему:

$$\begin{array}{r} (P_A + P_B)^{63} = 1.001\ 001' = (+10)^{63} \\ + \quad (-1)^{63} = 0.111\ 110' = (-1)^{63} \\ + 1 = 0.000\ 001' = (+1) \\ \hline (P_A + P_B - 1)_{AK} = (1)0.001\ 000 = (+8)_{AK} \end{array}$$

После инвертирования старшего разряда получим скорректированную характеристику результата:

$$(P_A + P_B - 1)^{63} = 1.001\ 000' = (+9)^{63}.$$

Операция деления начинается с вычитания порядков. Пусть делимое (A) и делитель (B) равны:

$$1.1\ 001\ 001', \quad 1000\ 1111\ 0000\ 0000\ 0000\ 0000\ 0000\ (A),$$

$$0.1\ 001\ 001', \quad 1101\ 0000\ 0000\ 0000\ 0000\ 0000\ 0000\ (B).$$

Тогда разность характеристик будет вычисляться следующим образом:

$$\begin{array}{r} + \quad \frac{P_A^{63}}{P_B^{63}} = 1\ 001\ 001' \\ \quad \quad \quad = 0\ 110\ 110' \\ \hline (P_A - P_B - 1)_{AK} = (0)1.111\ 111' . \end{array}$$

Смещенный порядок результата образуем инвертированием знакового разряда полученного дополнительного кода:

$$(P_A - P_B)^{63} = 0.111\ 111 = (+0)^{63}.$$

Разделим мантиссы и, вычислив знак частного, окончательно получим частное в заданном формате:

$$1.0\ 111\ 111', \quad 1011\ 0000\ 0000\ 0000\ 0000\ 0000.$$

При делении модулей мантисс может возникнуть нарушение нормализации как влево, так и вправо. Восстановление нормализации осуществляется сдвигом мантиссы частного соответственно вправо или влево и коррекции характеристики соответственно на $-I$ или $+I$. При

этом к смещенной характеристике прибавляется либо $(+1)^{63} = 1000\ 000$ и $ВхП = 1$ в сумматоре порядков, либо $(+1)^{63} = 0.111\ 111$ и $ВхП = 0$ в сумматоре порядков. Окончательное значение характеристики формируется инвертированием знакового разряда полученного кода.

РАБОТА 8. ВЫПОЛНЕНИЕ КОМАНД РАЗЛИЧНЫХ ФОРМАТОВ

Цель работы: изучение форматов команд различного типа и приобретение навыков их микропрограммирования.

Индивидуальное задание

Разработать структурную схему микроЭВМ и микропрограмму обработки заданной команды (табл. 20). Форматы команд приведены на рис. 10.

Методические указания

Рассмотрим выполнение операции "Сложение" на примере команды формата $\Phi 2$ (регистр-память); 8-разрядное поле кода операции задает машинную операцию, которая должна быть реализована. Следующее 4-разрядное поле R_1 указывает адрес первого операнда - это адрес регистра общего назначения АЛУ. Четырехразрядное поле X_2 задает адрес второго операнда, который находится в основной памяти (ОП) машин. Результат выполнения операции записывается в регистр, заданный полем R_1 .

Обобщенная структурная схема микроЭВМ для реализации заданной команды приведена на рис. 11. Блок-схема алгоритма обработки команды формата $\Phi 2$ представлена на рис. 12.

Сначала, как показано на рис. 12, осуществляется выборка команды из основной памяти машины и загрузка ее в регистр команд (РК). Одновременно с этим содержимое счетчика адреса команд (в качестве СЧАК служит регистр R_{15}) увеличивается на единицу для подготовки адреса следующей команды. После этого команда расшифровывается с помощью дешифрирующего ПЗУ, а из управляющей памяти выбирается и помещается в регистр микрокоманд (РМК) соответствующая микрокоманда (первая микрокоманда выполняемой команды). Для выполнения команды "сложение" необходимо содержимое регистра, определяемого полем X_2 , переслать в регистр адреса памяти

ТАБЛИЦА 20

d_1	d_2	d_3	ФОРМАТ	d_4	d_5	d_6	ОПЕРАЦИЯ
0	0	0	Φ_1	0	0	0	$a + b$
0	0	1	Φ_2	0	0	1	$a - b$
0	1	0	Φ_3	0	1	0	$a \vee b$
0	1	1	Φ_4	0	1	1	$a \wedge b$
1	0	0	Φ_5	1	0	0	$a \oplus b$
1	0	1	Φ_6	1	0	1	$\bar{a} \oplus b$
1	1	0	Φ_7	1	1	0	$\bar{a} \wedge b$
1	1	1	Φ_8	1	1	1	$b - a$

$\Phi_1: (R1) = (R2) \rightarrow (R1)$

$\Phi_2: (R1) = [(X2)] \rightarrow (R1)$

КОП	R1	R2
0	7 8	11 12 15

КОП	R1	X2
0	7 8	11 12 15

$\Phi_3: [(X1)] = [(X2)] - [(X1)]$

$\Phi_4: (R1) = \text{ДАННЫЕ} \rightarrow (R1)$

КОП	X1	X2
0	7 8	11 12 15

КОП	R1	ДАННЫЕ
0	7 8	11 12 15

$\Phi_5: (R1) = [(X2) + A] \rightarrow (R1)$

КОП	R1	X2	АДРЕС
0	7 8	11 12 15 16	31

$\Phi_6: (R1) = \text{ДАННЫЕ} + [(X2)] \rightarrow (R1)$

КОП	R1	X2	ДАННЫЕ
0	7 8	11 12 15 16	31

$\Phi_7: [(X1)] * [(X2) + A] \rightarrow [(X1)]$

КОП	X1	X2	АДРЕС
0	7 8	11 12 15 16	31

$\Phi_8: [(X1)] * \text{ДАННЫЕ} \rightarrow [(X1)]$

КОП	X1	-	ДАННЫЕ
0	7 8	11 12 15 16	31

(R1) - СОДЕРЖИМОЕ РЕГИСТРА R1;

[(X1)] - СОДЕРЖИМОЕ ЯЧЕЙКИ ПАМЯТИ, АДРЕС КОТОРОЙ НАХОДИТСЯ В РОН

Рис. 10. Форматы команд




Рис. 11. Структурная схема микроЭВМ




Рис. 12. Блок-схема алгоритма выполнения команды

(РАП). Далее из ячейки памяти могут быть выбраны данные (П),¹ и полученный таким образом операнд необходимо сложить в АЛУ с содержимым регистра РОН, определяемого полем R1.

Микропрограмма выполнения рассмотренной команды приведена в табл. 21. При ее составлении предполагалось, что в случае использования относительно медленной основной памяти тактовый импульс

С1к задерживается до тех пор, пока не установятся сигналы на шине данных и не будут удовлетворены требования, предъявляемые ко времени установки данных. Это можно сделать, если в качестве генератора тактовых импульсов использовать микросхему К1804ГГ1 /1/.

СПИСОК РЕКОМЕНДУЕМОЙ ЛИТЕРАТУРЫ

1. Хаюц С.Т., Вардинский Н.Н., Попов Е.А. Микропроцессоры и микро-ЭВМ в системах автоматического управления. - Л.: Машиностроение, 1988. - 640 с.
2. Справочник по устройствам цифровой обработки информации /Н.А.Виноградов, В.Н.Яковлев, В.В.Воскресенский и др. - К.: Техніка, 1988. - 415 с.
3. Проектирование цифровых систем на комплектах микропрограммируемых БИС / Под ред. В.Г.Колесникова. - М.: Радио и связь, 1984. - 240 с.
4. Мик. Дж., Брик Дж. Проектирование микропроцессорных устройств с разрядно-модульной организацией. - М.: Мир, 1984. - Т.1, 2.

ТАБЛИЦА 21

МИКРОПРОГРАММА ВЫПОЛНЕНИЯ КОМАНДЫ "СЛОЖЕНИЕ"

Адрес МК	М И К Р О К О М А Н Д А										П Р И М Е Ч А Н И Я									
	Управление K1804BC2										ОП	PK	MX1	У	MX2					
	Управ. КВОНВМ		I		EA	DEF	DEB	DR	CO	AA						AB				
	OE	RD	I	D	8	7	6	5	4	3	2	1	0	Y ₂	Y ₁	Y ₀	Y ₂			
10	0	1	E	X	0	1	1	0	0	1	0	0	1	X	1	0	1	X	R15 → PAП	
11	0	1	E	X	0	1	1	0	0	1	0	0	1	X	1	0	1	X	Чт. ОП, D → ПК, R15+1	
12	0	1	2	ПВ	0	1	1	0	0	1	0	0	1	X	1	1	1	X	Декодир. коман.	
31	0	1	E	X	0	1	1	0	0	0	0	0	0	X	1	0	1	0	РОН (X2) → PAП	
32	0	1	E	X	0	1	1	0	0	1	0	0	1	X	(R1)	0	1	0	1	Чт. ОП, D+(R1) → (R1)

ОП:

У ₃	У ₄	РЕЖИМ
0	0	3П
0	1	ЧТ
1	0	Третье
1	1	сост.

MX1:

У ₁	Выход
0	DY
1	DB

MX2:

У ₂	Выход
0	X2 PK
1	R1 PK