

МИНИСТЕРСТВО ОБРАЗОВАНИЯ УКРАИНЫ
ДОНЕЦКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ
ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ

**МЕТОДИЧЕСКИЕ УКАЗАНИЯ
И ЗАДАНИЯ К ЛАБОРАТОРНЫМ РАБОТАМ
ПО КУРСУ «ТЕОРИЯ ПРОЕКТИРОВАНИЯ
ЭВМ И СИСТЕМ»
РАЗДЕЛ «МИКРОПРОЦЕССОРНЫЕ БИС СЕРИИ К584»**

ДОНЕЦК ДПИ 1993

МИНИСТЕРСТВО ОБРАЗОВАНИЯ УКРАИНЫ
ДОНЕЦКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ
ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ

МЕТОДИЧЕСКИЕ УКАЗАНИЯ
И ЗАДАНИЯ К ЛАБОРАТОРНЫМ РАБОТАМ ПО КУРСУ
"ТЕОРИЯ ПРОЕКТИРОВАНИЯ ЭВМ И СИСТЕМ"
РАЗДЕЛ "МИКРОПРОЦЕССОРНЫЕ БИС СЕРИИ К584"
(для студентов специальности 22.01)

Утверждено
на заседании кафедры ЭВМ
Протокол № 7 от 18.01.93

УДК 681.32

Методические указания и задания к лабораторным работам по курсу "Теория проектирования ЭВМ и систем". Раздел "Микропроцессорные БИС серии К584" (для студентов специальности 22.01) / Сост. В.В.Лапко, Ю.В.Губарь. - Донецк: ДПИ, 1993. - 84 с.

Приведены лабораторные работы, ориентированные на изучение основ функционирования БИС серии К584 и принципов построения процессорных блоков на их основе. Лабораторные работы выполняются на установке УМЭТ.

Составители:

В.В.Лапко, доц.
Ю.В.Губарь, доц.

Отв. за выпуск

В.В.Лапко, доц.

Рецензент

С.М.Вороной, доц.

ЦЕЛЬ РАБОТЫ

Исследование структуры, функциональной схемы, микрокоманд и микропрограмм, уровня микропроцессора установки УМЗI на базе микропроцессорных секций КБ84ВМI.

I. ОБЩИЕ ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ МИКРОПРОЦЕССОРНЫХ СЕКЦИЙ ЛАБОРАТОРНОЙ УСТАНОВКИ УМЗI

БИС микропроцессора выполнена на основе интегральной логики и содержит 48 контактных вывода / 4,3/. Функционально БИС представляет 4-х битовый параллельный процессор. Обобщенная структурная схема микропроцессора показана на рис. I.1. Микропроцессорная секция имеет 4-х разрядные раздельные входные шины (ШИНВХ) и выходные шины (ШИНЫХ) данных. Кроме того, имеется также выходная шина адресной информации (ШИНАДР). Настройка микропроцессорной секции на выполнение требуемой операции осуществляется подачей 9-ти битовой микрокоманды на входную шину микрокоманд (ШИНМ). На вход А арифметико-логического устройства (АЛУ) информация через коммутатор А (КА) может подаваться с ШИНВХ и любого из восьми РОНов (РОН0 – РОН7). На второй вход АЛУ В информация подается через коммутатор В (КВ) с ШИНВХ, рабочего регистра (РР) и дополнительного регистра (РД). АЛУ позволяет выполнить В арифметических и 8 логических операций (табл. I.1) либо над операндами А и В, либо над одним операндом. Необходимые внутренние управляющие сигналы в микропроцессоре вырабатываются ПЛМ и 20-ти разрядным регистром микроопераций (РМО). Прием кода микрооперации в РМО производится с выхода ПЛМ в момент действия фронта 0/1 синхронизирующего импульса микропроцессора (СИМ). Передача кода микрооперации во вторую ступень (на выход) РМО происходит в момент фронта I/O СИМ (рис. I.4). После этого происходит настройка всех узлов микропроцессора на выполнение текущей микрокоманды (МК), в в ПЛМ может декодироваться код операции следующей МК. Следовательно, в МП реализуется параллельный (совмещенный) режим выполнения АЛУ и декодирования следующей МК. При этом действия над содержимым ШИНВХ и ВХАЛУ, подаваемым в текущем такте, определяются кодом МК, поданным на вход ПЛМ в предыдущем такте СИМ.

Обобщенная структурная схема КСБР АМТ

ШИН ВЫХ (3-0)

3 РОН 0	0
3 РОН 1	0
3 РОН 2	0
3 РОН 3	0
3 РОН 4	0
3 РОН 5	0
3 РОН 6	0

Внутренняя инфр. шина




Рис. 4.4 (начало)

Обобщенная структурная схема к 584 ВМК

СВИ. инфр. шина/шина
шина/шина




Рис. 4.1 (Продолжение)

ФУНКЦИИ АЛУ

ТАБЛИЦА 1.1

КОП1=0 АРИФМЕТИЧЕСКИЕ ОПЕРАЦИИ			КОП1=1 ЛОГИЧЕСКИЕ ОПЕРАЦИИ
КОД КОЛ3 КОП4	ВХ ПАЛУ=1 (есть перенос)	ВХ ПАЛУ=0 (нет переноса)	ВХ ПАЛУ=*
0 0 0	$F = 0(\bar{B}\bar{A})$	$F = 1(\bar{B}A)$	$F = A_n \cdot B_n$
0 0 1	$F = B - A$	$F = B - A - 1$	$F = A_n \oplus B_n$
0 1 0	$F = A - B$	$F = A - B - 1$	$F = \bar{A}_n \oplus B_n$
0 1 1	$F = A + B + 1$	$F = A + B$	$F = \bar{A}_n \cdot B_n$
1 0 0	$F = B + 1$	$F = B$	$F = A_n \cdot \bar{B}_n$
1 0 1	$F = \bar{B} + 1$	$F = \bar{B}$	$F = A_n + \bar{B}_n$
1 1 0	$F = A + 1$	$F = A$	$F = \bar{A}_n + B_n$
1 1 1	$F = \bar{A} + 1$	$F = \bar{A}$	$F = A_n + B_n$

РОНы используются для хранения операндов, используемых в операциях АЛУ. Посредством РОНов информация может передаваться между регистрами РР и РД. Тип операции АЛУ кодируется в четырех разрядах МК КОП1 - КОП4 (табл. I.1). Результаты всех операций выводятся на ШИНЫХ. Каждый регистр МП состоит из двух ступеней. Информация в первую ступень принимается по фронту О/И СИМ, а во вторую ступень - по фронту И/О СИМ. В операциях МП участвует содержимое вторых ступеней регистров.

РОН7 МП может выполнять роль программного счетчика. Независимо от содержимого РМО (МК) содержимое РОН7/ПСТ может быть увеличено на 1 или 2 в зависимости от сигналов управления ПСТ (РОН7). Изменение содержимого РОН7 происходит по фронту И/О СИМ и определяется сигналами управления инкрементором (УИ) и входным переносом программного счетчика (ВПСТ). Кроме того, содержимое РОН7/ПСТ зависито от кода МК коммутируется на ШИНАДР при единичном значении сигнала на входе ПРИОРИТЕТ (приоритет программного счетчика).

РР и РД наряду с РОН используются для хранения операндов, участвующих в операциях АЛУ. РР и РД являются двуступенчатыми, и выходная ступень регистра синхронизируется фронтом И/О СИМ. Посредством коммутатора В (КВ) содержимое РР и РД выдается на ШИНВ АЛУ. Кроме того, содержимое РР и РД через коммутатор адреса (КАДР) могут выдаваться на ШИНАДР при ПРИОРИТЕТ = 0 (в зависимости от МК).

Операнд РР может участвовать в операциях сдвига с двойной точностью вместе с операндом РД. Сдвигающий мультиплексор РД позволяет осуществить сдвиг операнда на один разряд влево и вправо или осуществить прямую передачу операнда. Сдвигающий мультиплексор выходных данных (СДВГ) вместе с мультиплексором выдачи данных (КВЫХ) также осуществляют сдвиг влево и вправо на один разряд в операциях с одинарной и двойной точностью.

Длительность отрицательного импульса СИМ в установке принята равной 500 нс, а период цикла - 2000 нс.


Каждая микропроцессорная секция может быть настроена как младшая, средняя или старшая (рис. I.2) при построении микропроцессора с длиной операндов 8, 12, 16 и т.д. разрядов (рис. I.2).

Сигналы селекции секции П1, № определяют также формирование сигналов селекции разрядов регистра РД, шин А и В (рис. I.3).

ESTATE PLANNING

COPRODUCT FUNCTORS

କମ୍ପ୍ୟୁଟର ପାଠ୍ୟମାଧ୍ୟ





PULC. 2

Организация
и поддержка
работы
над проектом
и его
исследованием

Составление
и поддержка
документации

Составление
и поддержка
документации



$A^{(3)}$
(СТРВ)

$\xrightarrow{\text{ПД}(3)}$
(СТРВ)

$\xrightarrow{\text{Б}(3)}$
(СТРВ)

то

Рис. 1.3

Синхронизация работы процессора




Рис. 1.4

Для младшей секции (рис.1.2) на выход схемы селекции З/Ю проходит младший разряд регистра дополнительного РД(0), для старшей секции при любом значении ПЮ (0 или 1) на выход схемы селекции З/Ю проходит старший разряд дополнительного регистра РД(3). Сигналы ПI и ПЮ в старшей секции определяют также тип сдвига. При ПIПЮ = 11 двойной сдвиг РР, РД осуществляется с учетом того, что знаковый разряд находится в третьем разряде РР старшей секции (РР и РД - односимвольные слова). При ПIПЮ = 10 операции сдвига с двойной точностью РР и РД выполняются как сдвиг двухсимвольных слов. В двухсимвольных операциях сдвига РР и РД знаконый разряд размещается в старших разрядах РР и РД.

В целом сигналы позиции определяют следующие состояния секций (рис.1.2): ПIПЮ = 01 - младшая позиция; ПIПЮ = 00 - средняя позиция (двусимвольные слова); ПIПЮ = 11 - старшая позиция (односимвольные слова).

Операцию, которую выполняет микропроцессор, определяет слово кода операции (КОП). Слово КОП имеет девять бит (КОП1, КОП2, КОП3, ... КОП9). Первые четыре разряда КОП1-КОП4 в основной определяют операцию АЛУ. Если источником или приемником информации является РОН, то номер РОНа указывается в двоичной системе в КОП7-КОП9. Зависимость КОП-КОП4 и функцией АЛУ приведена в табл. I.1. Разряды КОП5-КОП6 расширяют возможность поля КОП1-КОП4. Все 459 операций МП обычно разбиваются на так называемые шесть операционных форм (табл. I.2 - табл. I.7):

I A/АЛУ/В → A или B или C

II A плюс B плюс ВХДАЛУ → A или B или C

III A → B

IV /РР плюс A (\bar{A}) плюс ВХДАЛУ / сдвинутые → РР, РД

V /РР плюс ВХДАЛУ / сдвинутые → РР

VI /РР плюс ВХДАЛУ, РД / сдвинутые → /РР, РД/

Первый тип операций (I) может использоваться для выполнения одной из 16 функций АЛУ (ЗАО и ЗЛО), выбранной КОП1-КОП4 слова МК (табл.I.1) над двумя из 4-х операндов (РОН, РР, РД, ШИНВХ), которые выставлены на шины A и B (рис. 1.1). Результат размещается в один из приемников: РОН, РР, РД, ШИНВХ (табл. I.2).

Операции II используются для арифметического суммирования одного или двух операндов (РОН, РР, РД, ШИНВХ) с переносом ВХДАЛУ. Результат помещается в одно из 4 мест (РОН, РР, РД, ШИНВХ).

ОПЕРАЦИОННАЯ ФОРМА I
(АРИФМ. И ЛОГ. ОПЕРАЦИИ).

ТАБЛИЦА 1.2

РОН(АЛУ)РР → РОН	0000 ÷ 1111	a	a	РОН000÷111
РОН(АЛУ)РР → РР	0000 ÷ 1111	a	+	РОН000÷111
ВХ.ШИН(АЛУ)РР → ВЫХ.ШИН*	0000 ÷ 1111	1	1	0 0 0
ВХ.ШИН(АЛУ)РР → РР*	0000 ÷ 1111	1	1	a 0 1
ВХ.ШИН(АЛУ)РД → РР	0000 ÷ 1111	1	1	0 1 1
ВХ.ШИН(АЛУ)РР → РД	0000 ÷ 1111	1	1	1 0 0
ВХ.ШИН(АЛУ)РД → РД	0000 ÷ 1111	1	1	1 1 0
ВХ.ШИН(АЛУ)РД → ВЫХ.ШИН	0000 ÷ 1111	1	1	1 1 1

Примечание:

Когда вход α ПРИОРИТЕТ=0, то РР → АДР РД → АДР в
случае α *. При ПРИОРИТЕТ=1 РОН → АДР

ОПЕРАЦИОННАЯ ФОРМА II

(ОПЕРАЦИИ СЛОЖЕНИЯ)

ТАБЛИЦА 1.3

РОН+РР+ ВХ.ПАЛУ → РД	0 0 1 1 1 0	РОН000÷111
РОН+ ВХ.ШИН + ВХ.ПАЛУ → РР	0 1 0 0 1 0	РОН000÷111
РОН+ ВХ.ШИН + ВХ.ПАЛУ → РД	0 1 0 1 1 0	РДН000÷111
РОН+ ВХ.ШИН + ВХ.ПАЛУ → РОН	0 1 1 1 1 0	РОН000÷111
РОН+РД+ ВХ.ПАЛУ → РР	1 1 0 0 1 0	РОН000÷111
РОН+РД+ ВХ.ПАЛУ → РД	1 1 0 1 1 0	РОН000÷111
РРР+ ВХ.ПАЛУ → РОН	1 1 1 0 1 0	РОН000÷111
ВХ.ШИН+РР+ ВХ.ПАЛУ → РД	0 0 1 1 1 1 0 1 0	ВХ.ШИН+РР+ ВХ.ПАЛУ → ВЫХ.ШИН
ВХ.ШИН+РР+ ВХ.ПАЛУ → ВЫХ.ШИН	0 1 1 1 1 1 0 1 0	ВХ.ШИН+РР+ ВХ.ПАЛУ → ВЫХ.ШИН
ВХ.ШИН+РД+ ВХ.ПАЛУ → РР	1 1 0 0 1 1 0 1 0	ВХ.ШИН+РД+ ВХ.ПАЛУ → РР
ВХ.ШИН+РД+ ВХ.ПАЛУ → РД	1 1 0 1 1 1 0 1 0	ВХ.ШИН+РД+ ВХ.ПАЛУ → РД
РД+ ВХ.ПАЛУ → ВЫХ.ШИН	1 1 1 0 1 1 0 1 0	РД+ ВХ.ПАЛУ → ВЫХ.ШИН

ОПЕРАЦИОННАЯ ФОРМА III
(Способы очистки операций)

ТАБЛИЦА 1.4

Вх ШИН → РОН	1	1	1	1	1	0	РОН 000 ÷ 111
РОН → Вых ШИН	0	0	0	0	1	0	РОН 000 ÷ 111
РОН → РД	0	0	0	1	1	0	РОН 000 ÷ 111
Вх ШИН → РР	0	1	1	0	1	0	К X X
	0	1	1	0	1	1	0 1 0
Вх ШИН → РД	0	0	0	1	1	1	0 1 0
Вх ШИН → Вых ШИН	1	1	1	1	1	1	0 1 0
	0	0	0	0	1	1	0 1 0

ОПЕРАЦИОННАЯ ФОРМА IV

(*)

(РР+Вх.Ш-1+Вх ПАЛУ) СДВ ЦЛВ → РР, РД

(РР+Вх.Ш+Вх ПАЛУ) СДВ ЦЛВ → РР, РД

(РР+РОН-1+Вх ПАЛУ) СДВ ЦЛВ → РР, РД

(РР+РОН+Вх ПАЛУ) СДВ ЦЛВ → РР, РД

(РР+Вх ПАЛУ) СДВ АП → РР, РД

(РР-Вх.Ш-1+Вх ПАЛУ) СДВ АП → РР, РД

(РР+Вх.Ш+Вх ПАЛУ) СДВ АП → РР, РД

(РР-РОН-1+Вх ПАЛУ) СДВ АП → РР, РД

(РР+РОН+Вх ПАЛУ) СДВ АП → РР, РД

ТАБЛИЦА 1.5

1	0	0	0	1	1	0	1	0
1	0	0	1	1	1	0	1	0
1	0	0	0	1	0	РОН 000 ÷ 111		
1	0	0	1	1	0	РОН 000 ÷ 111		
1	0	1	0	1	0	X X X		
1	0	1	0	1	1	0	1	0
0	0	1	0	1	1	0	1	0
1	0	1	1	1	1	0	1	0
0	0	1	0	1	0	РОН 000 ÷ 111		
1	0	1	1	1	0	РОН 000 ÷ 111		

ОПЕРАЦИОННАЯ ФОРМА V (свойги РР)

(*)

$(PP + Вх\ ПАЛУ) СДВАП \rightarrow PP$

$(PP + Вх\ ПАЛУ) СДВЦАВ \rightarrow PP$

$(PP + Вх\ ПАЛУ) СДВМВ \rightarrow PP$

$(PP + Вх\ ПАЛУ) СДВЦМВ \rightarrow PP$

$(PP + Вх\ ПАЛУ) СДВЛП \rightarrow PP$

$(PP + Вх\ ПАЛУ) СДВЦЛП \rightarrow PP$

Таблица 1.6

0 0 0 0	1	1	1	0	1
0 0 0 1	1	1	1	0	1
1 0 0 1	1	1	1	0	1
0 0 1 0	1	1	1	0	1
0 0 1 1	1	1	1	0	1
1 0 1 1	1	1	1	0	1
1 0 0 0	1	1	1	0	1
1 0 1 0	1	1	1	0	1

* Для операционных форм V и VI Вх ПАЛУ должен быть равен нулю для выполнения правильных сдвигов.

* СДВАП, СДВАЛВ - сдвиг арифметический правый (левый)

СДВЛП (СДВАЛВ) - сдвиг логический правый (левый)

СДВЦП (СДВЦЛВ) - сдвиг циклический правый (левый)

ОПЕРАЦИОННАЯ ФОРМА VI (свойной сдвиг)

Таблица 1.7

$(PP + Вх\ ПАЛУ, PPP) СДВ\ ДЛ \rightarrow PP, РД$

$(PP + Вх\ ПАЛУ, PPP) СДВ\ ЦАВ \rightarrow PP, РД$

$(PP + Вх\ ПАЛУ, PPP) СДВ\ АЛВ \rightarrow PP, РД$

$(PP + Вх\ ПАЛУ, PPP) СДВ\ ЦЛВ \rightarrow PP, РД$

$(PP + Вх\ ПАЛУ, PPP) СДВ\ АП \rightarrow PP, РД$

$(PP + Вх\ ПАЛУ, PPP) СДВ\ ПА \rightarrow PP, РД$

0 1 0 0	1	1	1	0	1
0 1 0 1	1	1	1	0	1
1 1 0 1	1	1	1	0	1
0 1 1 0	1	1	1	1	0
0 1 1 1	1	1	1	1	0
1 1 1 1	1	1	1	1	0
1 1 0 0	1	1	1	1	0
1 1 1 0	1	1	1	1	0

Операции II типа используются для передачи одного из двух операндов (РОН, ШИНВХ) в одно из четырех мест (РОН, РД, РР, ШИНВХ).

Операции IV типа используются для выполнения функций:

- арифметического суммирования содержимого РР с ВХЛАУ и одним из двух операндов (РОН, ШИНВХ), арифметического сдвига результата вправо на СДВР(РР) (рис. I.I) и передачи сдвинутого результата (F) в РР;

- арифметического суммирования РР с ВХЛАУ и одним из двух операндов-источников (РОН, ШИНВХ), циклического сдвига результата влево и передачи сдвинутого результата (F) в РР;

- арифметического вычитания одного из двух операндов (РОН, ШИНВХ) и -I из РР, арифметического сложения с ВХЛАУ и циклического сдвига результата влево или арифметического вправо с последующей передачей сдвинутого результата в РР.

При выполнении операции IV типа в РР записывается сдвинутый результат операции, а в РД записывается сдвинутое предыдущее содержимое РД (рис. I.5, I.6).


При записи результата в РР информация проходит через АЛУ (рис. I.I), поэтому для операций IV под содержимым РР до сдвига следует понимать результат операции IV на выходе АЛУ (на выходе F).

Операции У типа применяются для сдвига РР с одинарной точностью и помещения результата в РР. Содержимое РР может быть сдвинуто логическим или арифметически вправо или влево (рис. I.5, I.6).


Операции VI типа используются для сдвигов с двойной точностью РР и РД. При односимвольных арифметических сдвигах бит размещается в старшем разряде РР, при двусимвольных арифметических сдвигах знаковый бит размещается в старших разрядах РР и РД старшей секции (рис. I.5, I.6).

Типы сдвигов влево в процессоре


1) сдвиг А LB, сдвиг А LB (\bar{Y} тип), П1 ПФ = 11 (ст. поз.)



2) сдвиг Ч LB (\bar{Y} , \bar{Y} тип), П1 ПФ = 11 (ст. поз.)



3) сдвиг А LB, сдвиг А LB (\bar{Y} , \bar{Y} тип), П1 ПФ = 11



4) сдвиг А LB (\bar{Y} , \bar{Y} тип), П1 ПФ = 10 (выводимые слова)






Рис. 1.5

Типы схемистов блоков процессора


1) $cg\beta A\Pi$, $\Pi_1 \Pi\phi = 11$ (ст.п.)



2) $cg\beta \Pi\Pi (\bar{Y} \tau u), \Pi_1 \Pi\phi = 11$




3) $cg\beta \Pi\Pi (\bar{Y}, \bar{Y}), \Pi_1 \Pi\phi = 11$



4) $cg\beta A\Pi, \Pi_1 \Pi\phi = 11$



5) $cg\beta A\Pi, \Pi_1 \Pi\phi = 1\phi$



Лабораторная работа № 1

Измерение времени задержки сигнала в канале ШВХ - ШВХ (минут АДУ)


При выполнении упражнения последовательность действий оператора состоит в следующем:

- на вход СТРОБ регистра входных данных Р ВХД подать импульс отрицательной полярности длительностью равной одному периоду цикла (16 микростактов), сформировав его на вспомогательном Д-триггере, для чего вход Д-триггера соединить с его инверсным выходом, а на С-вход Д-триггера подать любой из импульсов синхронизации установки СИ1-СИ4;
- на вход СТРОБ регистра микрокоманд подать нулевой потенциал с выхода любого вспомогательного элемента, замкнув таким образом выходы RGMC постоянно на вход ПЛМ регистра кода операции (RGKOP) микропроцессора;
- переключатель ОДИН/НЕПР установить в положение ОДИН;
- переключатель ЗАП/РАБ установить в положение ЗАПИСЬ, установив стенд в контрольный режим;
- сигнал СИМ генератора тактовых сигналов подать на гнездо СИНХР РМК и с помощью кнопки ВВОД ИНФ и кнопки ПУСК последовательным кодом в РМК занести МК (микрокоманду) ШВХ - ШВХ (000011010);
- перекоммутировать сигнал СИМ на вход СИНХР регистра входных данных и с помощью кнопки ВВОД ИНФ и кнопки ПУСК последовательным кодом занести в регистр заданный операнд;
- перекоммутировать сигнал СИМ на вход СИНХР микропроцессора;
- переключатель ОДИН/НЕПР перевести в положение НЕПР;
- нажав кнопку ПУСК, запустить генератор;
- синхронизировать осциллограф сигналами СИ4;
- построить временные диаграммы сигнала на выходе СТРОБ регистра входных данных и на ШГДХ (гнездах шины выходной информации), определив задержку сигнала в канале ШВХ - ШВХ.

Схема коммутации элементов установки при проведении лабораторной работы показана на рис. I.1

При проведении упражнения в регистр входных данных занести двоичный код, равный номеру по порядку студента в журнале.

Схема конструкции звукового стекла при пребывании водопроводной трубы



PUC. 1. 1