

МИНИСТЕРСТВО ВЫСШЕГО И СРЕДНЕГО СПЕЦИАЛЬНОГО  
ОБРАЗОВАНИЯ УССР

ДОНЕЦКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ  
ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ

**МЕТОДИЧЕСКИЕ УКАЗАНИЯ  
И ЗАДАНИЯ К ЛАБОРАТОРНЫМ РАБОТАМ  
ПО КУРСУ «ТЕОРИЯ ПРОЕКТИРОВАНИЯ ЭВМ  
И СИСТЕМ»**

ДОНЕЦК ДПИ 1990

МИНИСТЕРСТВО ВЫСШЕГО И СРЕДНЕГО СПЕЦИАЛЬНОГО  
ОБРАЗОВАНИЯ УССР

ДОНЕЦКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ  
ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ

МЕТОДИЧЕСКИЕ УКАЗАНИЯ  
И ЗАДАНИЯ К ЛАБОРАТОРНЫМ РАБОТАМ  
ПО КУРСУ "ТЕОРИЯ ПРОЕКТИРОВАНИЯ ЭВМ И СИСТЕМ"  
(для студентов специальности 22.01)

Утверждено  
на заседании кафедры ЭВМ.  
Протокол № 5 от 04.12.89

Донецк ДПИ 1990

УДК 681.3

Методические указания и задания к лабораторным работам по курсу "Теория проектирования ЭВМ и систем" (для студентов специальности 22.01) / Сост.: В.В. Лапко, Ю.В. Губарь, С.А. Ковалев, Л.И. Дорожко. - Донецк: ДПИ, 1990. - 55 с.

Приведено описание лабораторных работ по курсу "Теория проектирования ЭВМ и систем" для студентов специальности "Электронные вычислительные машины". Они могут быть также использованы при проведении занятий со студентами специальности АСУ.

Составители:  
В.В. Лапко, доц.  
Ю.В. Губарь, доц.  
С.А. Ковалев, доц.  
Л.И. Дорожко, ассист.

Ответственный  
за выпуск  
Е.А. Башков, доц.

## ОБЩИЕ МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ ЛАБОРАТОРНЫХ РАБОТ [1]

Лабораторные работы, изложенные в данных методических указаниях, выполняются на лабораторном стенде УМП.

На лицевой панели установки (рис. I) расположены гнезда, к которым подключены выводы элементов, на базе которых осуществляется коммутация исследуемых логических схем. Указанные гнезда образуют наборное поле.

Функционально на лицевой панели можно выделить:

- задающую часть;
- исполнительную часть;
- поле индикации.

Задающая часть предназначена для формирования входных воздействий на скоммутированную схему и включает:

1. Генератор с делителем частоты (Си на рис. I), обеспечивающий выдачу синхросерий импульсов с частотой 1 МГц, 500 кГц (СИ и СИ2 отличаются сдвигом по фазе на 180°) на соответствующий импульс при нажатии кнопки "Пуск" и подаче синхроимпульсов на вход СИ коммутаций на лицевой панели установки.

3. Элемент задержки в зависимости от положения переключателя дает возможность получения задержки импульса дискретно от 0,1 до 1 мкс с шагом 0,1 мкс.

4. Тумблерный регистр предназначен для задания параллельным кодом логических уровней 0 и 1. Всего на стенде установлено 8 тумблеров. Распределение потенциала на выходах выполнено следующим образом:

- тумблер включен вверх - на верхнем гнезде пары уровень логической 1, на нижнем - 0;
- тумблер включен вниз - на верхнем гнезде пары 0, на нижнем - 1.

Выходы тумблерного регистра, генератора синхроимпульсов и одиночных импульсов имеют повышенную нагрузочную способность и позволяют подключить до 30 элементов. Нагрузочная способность линии задержки - 10 элементов.

Исполнительная часть состоит из набора дискретных логических элементов серии К155, не связанных между собой. Соединенные в определенном порядке, они могут выполнять ту или иную функцию.

Уровень логической единицы представлен потенциалом от + 2,4 В до + 4,5 В, уровень логического 0 - в пределах от 0 В до 1,0 В.

Логические элементы типа И-НЕ (II-31 на рис. I) реализуют




Рис.1. Расположение элементов на лицевой панели стенда УМ14

функцию "Штрих Шеффера" (отрицание конъюнкции) для двух, трех, четырех и восьми переменных. Наличие незадействованного входа на этих элементах равносильно подаче на него 1. Поскольку наличие свободных входов увеличивает задержку распространения сигналов (в среднем 3 нс на каждый вход), рекомендуется подключать их к источнику +5 В через сопротивление 1 КОм (к специальным гнездам "+") либо объединять с одним из сигнальных входов.

Логические элементы типа И-ИЛИ-НЕ реализуют функции

$$Y = X_1 \cdot X_2 + X_3 \cdot X_4 \quad \text{для элементов 1, 2, 5, 6 (рис. I);}$$

$$Y = X_1 \cdot X_2 + X_3 \cdot X_4 + X_5 \cdot X_6 + X_7 \cdot X_8 \cdot X_9 \quad \text{для элементов 7, 10.}$$

В данных элементах входы неиспользуемых схем И необходимо заземлять, используя гнездо 1.

Функции элементов 1, 5, 7, 10 (рис. I) можно нарастить за счет подключения элементов расширения 3, 4, 8, 9. При подключении одного расширителя время переключения элемента увеличится примерно на 5 нс. Подключение расширителя предполагает подсоединение его контактов K и Θ к одноименным контактам базового элемента. Максимальное число входов ИЛИ (вместе с подключенными расширителями) не должно превышать 8.

Триггер типа D (триггеры 5-12 на рис. I) может работать в двух режимах: синхронном – управление осуществляется по входу D и асинхронном – триггер управляет по  $\bar{R}$  и  $\bar{S}$  – входам. В синхронном режиме прием информации по входу D производится при наличии переднего фронта положительного импульса на входе C. В асинхронном режиме управление не зависит от сигнала на входе C, а активным является уровень логического "0" (установка триггера в 1, например, происходит при подаче на  $\bar{R}$  и  $\bar{S}$  – входы этого триггера соответственно 1 и 0).

Для организации счетного режима (организация T – триггера на D – триггере) необходимо инверсный выход подсоединить к входу D.

Триггер типа JK (I-4 на рис. I) может работать в асинхронном и синхронном режимах. Поскольку этот триггер является двуступенчатым, то установка триггера в синхронном режиме происходит по заднему фронту положительного синхроимпульса. В асинхронном режиме управление JK – триггером аналогично такому же режиму D – триггера.

Счетный режим JK – триггера организуется подачей логических уровней 1 на входы J и K.

Элементы с повышенной нагрузочной способностью (29, 30 на

рис. I ) служит для увеличения коэффициента разветвления логических элементов до 30.

Перечень элементов исполнительной части установки УМПИ приведен в табл. I, а обозначение элементов в корпусах микросхем показано на рис. 2.

Таблица I  
Сводная таблица элементов исполнительной части

Тип логического элемента	Количество элементов	Микросхема	Количество микросхем	Нагрузочная способность	Номер на панели
2И-НЕ	8	KI55ЛАЗ	2	IO	II...I4 20...23
3И-НЕ	6	KI55ЛА4	2	IO	I7...I9 26...28
4И-НЕ	4	KI55ЛА1	2	IO	I5,I6,24, 25
4И-НЕ	2	KI55ЛА6	1	30	29,30
8И-НЕ	1	KI55ЛА2	1	IO	31
2И-2И-ИЛИ-НЕ	4	KI55ЛР1	2	IO	I, 2, 5, 6
2И-2И-2И-И-4ИЛИ-НЕ	2	KI55ЛР3	2	IO	7,10
Расширитель 4И-ИЛИ	4	KI55ЛД1	2	-	3,4,8,9
JK - триггер	4	KI55ТВ1	4	IO	I,2,3,4
D - триггер	8	KI55ТМ2	4	IO	5...12

Поле индикации состоит из восьми элементов ( на рис. I обозначены знаком  $\square$  ). Схема осуществляет индикацию логической единицы.

Питание стенда осуществляется от сети переменного тока частотой 50 Гц, напряжением 220 В. Для включения установки необходимо: вставить вилку в сеть, включить тумблер "сеть" на лицевой панели ( при этом должна загореться индикаторная лампочка ). Тумблер "+5В" цепи питания микросхем на задней стенке прибора должен быть включен.

#### ПРАВИЛА КОММУТАЦИИ ЛОГИЧЕСКИХ СХЕМ НА УСТАНОВКЕ

1. Коммутация элементов должна выполняться при отключенном электропитании установки.

2. Запрещается выходы элементов подсоединять к гнездам "+" и

"-", а также соединять между собой выходы логических элементов.

3. При осуществлении коммутации необходимо следить за правильностью нагружения элементов наборного поля ( согласно табл.I ), а также за правильностью подключения расширителя к расширяемому элементу.

4. При сборке схемы не должны оставаться незадействованными контакты соединительных проводников. Проводники должны выбираться оптимальной длины.

#### Методика выполнения работ на лабораторном стенде

1. Составить принципиальную электрическую схему заданного устройства из имеющихся на стенде логических элементов. На принципиальной схеме указать номера используемых элементов в соответствии с рис. I и способ задания выходных сигналов.

2. Включить стенд и убедиться в работоспособности элементов стенда и коммутационных проводников, используя для этого элементы индикации. Выключить стенд.

3. Используя проводники с минимальной, но достаточной длиной, произвести коммутацию схемы.

4. Получить у преподавателя разрешение на включение стендса и включить его.

5. Исследовать работу устройства вначале с применением тумблерных ключей, индикаторных ламп, вольтметра.

6. Отключить электропитание.

7. Разобрать схему.

Указанная методика является общей и может быть использована при выполнении любой лабораторной работы на установке УМПИ.

#### Л и т е р а т у р а

1. Методические указания к лабораторным работам по курсу "Электронные вычислительные машины"/ Сост.: Л.А. Губенко, С.А. Ковалев. - Донецк: ДДМ, 1986. - 52 с.

## ЛАБОРАТОРНАЯ РАБОТА I

### ИССЛЕДОВАНИЕ КОМБИНАЦИОННЫХ СХЕМ ОБЩЕГО НАЗНАЧЕНИЯ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ СЕРИИ K155

Цель работы: Изучение методики синтеза комбинационных схем общего назначения на логических элементах серии K155, а также приобретение практических навыков исследования статических и динамических характеристик этих схем.

#### I. Методика синтеза комбинационных логических систем [1, 2]

Комбинационные логические схемы ( КЛС ) – это такие схемы, выходные сигналы которых не зависят от предистории и однозначно определяются сигналами, присутствующими на входах в рассматриваемый момент времени. Иначе говоря, КЛС – это схемы, в которых отсутствуют элементы памяти.

Синтез комбинационных схем обычно проводится в такой последовательности:

1. Составление таблицы истинности функционирования схемы.
2. Минимизация выражений для прямой функции или ее инверсии с использованием карт Карно или диаграмм Вейча.
3. Реализация полученных ДНФ на логическом базисе заданной системы элементов.
4. С учетом требований к техническим характеристикам сравниваются различные варианты полученных схем и выбирается наилучший.

Синтез КЛС, имеющий несколько выходов, в простейшем случае можно расчленить на последовательный синтез схем для каждого из выходов.

Интегральные схемы серии K155 состоят в основном из двух типов логических элементов: И-НЕ и И-ИЛИ-НЕ. Основные разновидности этих элементов приведены на рис. 2.

Реализация простейших логических схем на указанных элементах представлена на рис. 3. Следует обратить внимание на то, что в элементах И-ИЛИ-НЕ входы неиспользуемых схем И должны быть обязательно подключены к "земле" ( логическому нулю ). В противном случае на выходе схемы И-ИЛИ-НЕ будет сформирован уровень логического нуля независимо от значения сигналов на входах используемых схем И.

При реализации сложных логических устройств на элементах серии




Рис. 2. Обозначения логических элементов  
стенда УМ11




Рис. 3. Реализация простейших функций на логических элементах И-НЕ и И-ИЛИ-НЕ

10

К155 уравнения функционирования схемы преобразуют таким образом, чтобы их можно было реализовать на базе шести основных логических элементов, показанных на рис. 2.

### 2. Реализация КЛС на элементах И-НЕ

При реализации комбинационных схем на элементах И-НЕ логические уравнения целесообразно записать в виде ДНФ, произвести двойную инверсию над полученными функциями и преобразовать их по теореме де-Моргана.

Например,

$$Y_1 = A \cdot \overline{B} \cdot C + D \cdot \overline{E} + \overline{F} \cdot G = \overline{\overline{A} \cdot \overline{B} \cdot C + D \cdot \overline{E} + \overline{F} \cdot G} = \\ = (\overline{A} \cdot \overline{B} \cdot C) \cdot (\overline{D} \cdot \overline{E}) \cdot (\overline{F} \cdot G).$$

Реализация последнего уравнения на логических элементах И-НЕ показана на рис. 4,а.

Если таблица истинности заданной функции содержит слишком большое число единиц, то ДНФ выгоднее записывать не для единичного, а для нулевого значения функции, т.е. вместо прямой функции  $Y$  синтезировать ее инверсию  $\overline{Y} = Z$ .

Например,

$$\overline{Y}_2 = Z = \overline{A} \cdot B + A \cdot \overline{C} \cdot D + E \cdot \overline{F} = \overline{\overline{A} \cdot B + A \cdot \overline{C} \cdot D + E \cdot \overline{F}} = \\ = (\overline{\overline{A} \cdot B}) \cdot (\overline{A \cdot \overline{C} \cdot D}) \cdot (\overline{E \cdot \overline{F}}),$$

$$Y_2 = \overline{Z} = (\overline{\overline{A} \cdot B}) \cdot (\overline{A \cdot \overline{C} \cdot D}) \cdot (\overline{E \cdot \overline{F}}).$$

Результирующая схема показана на рис. 4,б. В этом случае для получения  $Y_2$  без инверсии требуется дополнительный инвертор.

### 3. Реализация КЛС на элементах И-ИЛИ-НЕ

На элементах И-ИЛИ-НЕ комбинационная схема может быть реализована несколькими способами.

I) Метод, основанный на использовании дополнительного инвертора.

Функция  $Y_1$  может быть записана следующим образом:

$$Y_1 = A \cdot \overline{B} \cdot C + D \cdot \overline{E} + \overline{F} \cdot G = \overline{\overline{A} \cdot \overline{B} \cdot C + D \cdot \overline{E} + \overline{F} \cdot G}.$$

II




Рис. 4. Реализация функций на логических элементах И-НЕ




Рис. 5. Реализация функций на логических элементах И-ИЛИ-НЕ

Ее реализация приведена на рис. 5, а.

2) Вместо прямой функции  $Y$  синтезируется ее инверсия  $\bar{Y} = Z$ . Например, для  $Y_2$  имеем

$$Y_2 = \bar{Z} = \overline{\bar{A} \cdot B + A \cdot \bar{C} \cdot D + E \cdot \bar{F}}.$$

Реализация функции  $Y_2$  на элементах И-ИЛИ-НЕ показана на рис. 5, б. Дополнительного инвертора в этом случае не требуется.

3) Если конъюнкции ДНФ превышают произведение допустимого числа переменных, то необходимы дополнительные преобразования логических уравнений.

Пусть, например, задано уравнение

$$Y_3 = A \cdot B \cdot \bar{C} + A \cdot \bar{B} \cdot C + \bar{A} \cdot \bar{B} \cdot \bar{C}.$$

Реализация этого выражения непосредственно на элементах К155ЛР1 или К155ЛР3 не представляется возможным. Реализуемую форму уравнений можно получить путем следующих преобразований:

$$\begin{aligned} Y_3 &= A \cdot B \cdot \bar{C} + A \cdot \bar{B} \cdot C + \bar{A} \cdot \bar{B} \cdot \bar{C} = (A \cdot B \cdot \bar{C}) \cdot (A \cdot \bar{B} \cdot C) \cdot (\bar{A} \cdot \bar{B} \cdot \bar{C}) = \\ &= (\overline{A + B + C}) \cdot (\overline{A + B + \bar{C}}) \cdot (\overline{\bar{A} + \bar{B} + \bar{C}}) = \\ &= (\overline{A + B \cdot \bar{C}} + B \cdot C) \cdot (A + B + \bar{C}) = \overline{A \cdot B} + \overline{A \cdot C} + A \cdot \overline{B \cdot C} + B \cdot C. \end{aligned}$$

Последнее уравнение может быть реализовано на одном элементе К155ЛР3 (рис. 5, в).

4) Использование расширителей также может облегчить решение задачи синтеза в требуемом базисе. Пусть, например, требуется реализовать функцию  $Y_4$ , представленную картой Карно

	CDE	000	001	011	010	110	111	101	100
AB	00	0	1	1	0	1	1	1	1
01	0	1	1	0	1	1	0	0	0
11	1	1	1	1	1	1	0	1	1
10	0	1	1	0	1	1	0	1	1

Рис. 6. Карта Карно функции  $Y_4$

ДНФ для функции  $Y_4$  имеет вид:

$$Y_4 = \bar{A} \cdot \bar{B} \cdot E + A \cdot B \cdot \bar{E} + \bar{B} \cdot C \cdot \bar{D} \cdot \bar{E} + C \cdot D + \bar{C} \cdot E.$$

Реализация последнего уравнения на элементах И-ИЛИ-НЕ с использованием расширителей приведена на рис. 5,г.

Приведенные выше примеры показывают, что преобразование функций и реализация их на элементах серии К155 может осуществляться различным образом, и задача эта является неопределенной при отсутствии сформулированных ограничений, которым должна удовлетворять проектируемая схема. В качестве таких критериев обычно используются: 1) быстродействие схемы; 2) количество оборудования в устройстве; 3) нагрузка устройством схем, генерирующим входные сигналы спроектированного блока.

Быстродействие схемы определяется глубиной схемы – числом последовательно включенных логических элементов. Задержка в простейшем случае рассчитывается по формуле:

$$t_{\text{зад}} = n \cdot \bar{\tau},$$

где  $n$  – глубина схемы;

$\bar{\tau}$  – среднее значение задержки сигнала на одном логическом элементе (справочная величина  $\bar{\tau} \approx 20$  нс).

Количество оборудования определяется числом корпусов используемых интегральных схем. Более оптимальной, естественно, является схема, содержащая минимальное количество корпусов.

По нагруженности устройством входных сигналов схема тем экономичнее, чем на меньшее число входов подаются входные сигналы.

При синтезе схема строится, как правило, в нескольких вариантах, из которых выбирается оптимальный, исходя из практической потребности.

#### 4. Методика исследования комбинационных логических схем [3]

Проверка на правильность синтеза комбинационной схемы заключается в поочередной подаче входных комбинаций, предусмотренных таблицей истинности, наблюдением выходных сигналов и их сравнением с выходными сигналами этой таблицы. Для автоматической подачи входных сигналов служит формирователь (рис.7), в качестве которого использован асинхронный двоичный счетчик. Формирователь вырабатывает как прямые, так и инверсные значения входных переменных, что позволяет строить схему без входных инверторов.




Рис.7. Схема формирователя кодов




Рис.8. Функциональная схема подключения формирователя




Рис.9. Временная диаграмма работы преобразователя кодов

Подключив схему формирователя к комбинационной схеме в соответствии с приведенной на рис. 8 функциональной схемой, можно задавать на входе все необходимые комбинации сигналов. Синтезированная схема проверяется в двух режимах: статическом и динамическом. В первом – формирователь запускается от генератора одиночных импульсов, во втором – от генератора синхросигналов.

Последовательность смены состояний формирователя и реакции комбинационной схемы отображаются при помощи временной диаграммы. На рис. 9 показана временная диаграмма работы преобразователя кодов.

При выполнении работы потребуется пятиразрядный формирователь кодов, который легко можно получить, добавив еще 2 триггера в формирователь (рис. 7).

##### 5. Варианты заданий

Синтезировать схему 3-разрядного преобразователя кодов, выполняющего в зависимости от комбинации управляющих сигналов действий, указанные в табл. 2.

Таблица 2

Таблица управления преобразователем кодов

Управляющие сигналы		Действие
$Y_1$	$Y_2$	
0	0	На всех выходах 0
0	I	Микрооперация I
I	0	Микрооперация 2
I	I	Выходы не определены

Микрооперации I и 2, а также критерий оптимальности выбираются в соответствии с номером варианта из табл. 3 и перечня микроопераций. Например, для варианта 18 описание закона функционирования преобразователя кодов будет следующим.

При  $Y_1 Y_2 = 00$  на выходе схемы 000, при  $Y_1 Y_2 = 0I$  выполняется обратный счет по модулю 6 с вычитанием I, при  $Y_1 Y_2 = I0$  выполняется пропуск кода без изменения и инверсия I и 2 разрядов,

$Y_1 Y_2 = II$  – запрещенная комбинация. Схему оптимизировать по затратам оборудования.

Таблица 3

Варианты заданий

Номер микрооперации I	Критерий оптимальности											
	Быстро действие						затраты оборудования					
I	I	60	37	22	3	62	75	20	5	54		
2	38	96	2	61	76	21	4	53	74	19		
3	59	78	23	36	57	52	63	72	55	6		
4	90	39	58	77	88	35	56	7	18	73		
5	79	24	89	40	51	64	87	34	71	8		
6	97	91	10	98	94	41	95	17	86	33		
7	25	80	93	50	99	16	65	42	9	70		
8	92	49	26	15	66	29	68	35	32	43		
9	81	14	47	28	83	12	45	30	69	10		
10	48	27	82	13	46	67	84	11	44	31		
	II	I2	I3	I4	I5	I6	I7	I8	I9	I0		
	Номер микрооперации 2											

Список микроопераций

- I. Прямой счет по модулю 7 с добавлением 2.
2. Обратный счет по модулю 5 с вычитанием 2.
3. Обратный счет по модулю 7 с вычитанием I.
4. Обратный счет по модулю 6 с вычитанием I.
5. Обратный счет по модулю 5 с вычитанием I.
6. Обратный счет по модулю 4 с вычитанием I.
7. Прямой счет по модулю 7 с добавлением I.
8. Прямой счет по модулю 6 с добавлением I.
9. Прямой счет по модулю 6 с вычитанием I.
10. Прямой счет по модулю 4 с добавлением I.
- II. Пропуск кода без изменения и установка единицы в I-м разряде.
- I2. Пропуск кода без изменения и установка единицы во 2-м разряде.
- I3. Пропуск кода без изменения и установка единицы в 3-м разряде.
- I4. Инверсия кода.
- I5. Дополнение кода до единицы.
- I6. Пропуск кода без изменения и инверсия I-го разряда.

17. Пропуск кода без изменения и инверсия 2-го разряда.
18. Пропуск кода без изменения и инверсия 3-го разряда.
19. Пропуск кода без изменения и инверсия 1-го и 2-го разрядов.
20. Инверсия 2-го и 3-го разрядов.

#### 6. Отчет о лабораторной работе

Отчет о лабораторной работе должен содержать:

1. Задание.
2. Таблицу работы синтезируемого узла.
3. Все этапы синтеза схемы в различных базисах.
4. Синтезированные схемы.
5. Принципиальную электрическую схему оптимального варианта синтезированного преобразователя кодов.

Элементы схемы должны быть пронумерованы в соответствии с используемыми элементами стенда.

6. Принципиальную схему формирователя входных сигналов.
7. Осциллограммы входных и выходных сигналов при исследовании ЮС в динамическом режиме.

#### Список литературы

1. Потемкин И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988. - 320 с.
2. Справочник по интегральным микросхемам / Под ред. В.Б. Тарабрина. - 2-е изд. - М.: Энергия, 1985. - 528 с.
3. Методические указания к лабораторным работам по курсу "Электронные вычислительные машины" / Сост: Л.А. Губенко, С.А. Ковалев. - Донецк: ДПИ, 1986. - 52 с.