

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
ДОНЕЦЬКИЙ НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ
ФАКУЛЬТЕТ КОМП'ЮТЕРНИХ НАУК І ТЕХНОЛОГІЙ
ІНЖЕНЕРНА АКАДЕМІЯ УКРАЇНИ
ТЕХНОПАРК ДОННТУ «УНІТЕХ»



**ІНФОРМАТИКА
ТА КОМП'ЮТЕРНІ ТЕХНОЛОГІЇ**

Збірка праць
IX міжнародної
науково-технічної конференції студентів,
аспірантів та молодих науковців

4–6 листопада 2013 року

Донецьк, ДонНТУ – 2013

УДК 51.681.3

Інформатика та комп'ютерні технології / Збірка праць ІХ міжнародної науково-технічної конференції студентів, аспірантів та молодих науковців – 4-6 листопада 2013 р., Донецьк, ДонНТУ. – 2013. – 479 с.

Информатика и компьютерные технологии / Сборник трудов IX международной научно-технической конференции студентов, аспирантов и молодых ученых – 4-6 ноября 2013 г., Донецк, ДонНТУ. – 2013. – 479 с.

Informatics and computer technologies / Papers of IX international scientific-technical conference of students, postgraduate students and young scientists – November, 4-6 of 2013, Donetsk, DonNTU. – 2013. – 479 pp.

У матеріалах конференції висвітлені результати наукових досліджень та технічних розробок у області розробки цифрових пристрой, сучасних інформаційних технологій у освіті, web-технологій, телекомунікаційних технологій, паралельних обчислень тощо.

Матеріали представляють цінність для студентів, аспірантів, наукових та інженерно-технічних робітників комп'ютерного профілю.

Редакційна колегія

Д.т.н., проф. Башков Є.О. (голова редколегії), к.т.н., проф. Анопрієнко О.Я., д.т.н., проф. Аверін Г.В., к.т.н., доц. Волченко О.В., к.т.н., доц. Вороной С.М., к.т.н., доц. Губенко Н.Є., к.т.н., доц. Дмитрієва О.А., к.т.н., доц. Звятінцева А.В., к.т.н., доц. Зорі С.А., к.т.н., доц. Ковалев С.О., к.т.н., доц. Мальчева Р.В., к.т.н., доц. Мірошкін О.М., к.т.н., доц. Міхайлова Т.В., к.т.н., доц. Орлов Ю.К., к.т.н., доц. Приходько Т.О., д.т.н., проф. Святний В.А., д.т.н., проф. Скобцов Ю.О., к.т.н., доц. Федяєв О.І., к.т.н., доц. Хмільовий С.В., к.т.н., доц. Цололо С.О., д.т.н., проф. Шевченко А.І., ст. викл. Шевченко О.Г.

Адреса редакційної колегії:

Україна, 83000, м. Донецьк, вул. Артема 58, навчальний корпус № 4, к. 39.

Веб-адреса конференції: <http://csconf.donntu.edu.ua>

E-mail адреса: conf@cs.dgtu.donetsk.ua

© Донецький національний технічний університет, 2013

ЗМІСТ

Секция 1. Проектирование компьютеров, FPGA-технологии, системное программирование

Исследование подходов создания виртуальной FPGA-лаборатории <i>Беседа Д.Г., Зинченко Ю.Е.</i>	11
Систематизация способов уменьшения времени выполнения программ за счет эффективного использования кэш-памяти <i>Брынза Д.Г., Бородин Б.О., Зеленёва И.Я., Иванов А.Ю.</i>	15
Организация операционной части микрокоманд при проектировании цифровых управляющих устройств <i>Галдин А.Н., Мирошкин А.Н.</i>	20
Сравнительный анализ программной и аппаратной реализаций алгоритма генерирования псевдослучайных чисел для систем-на-кристалле с архитектурой Microblaze <i>Горохов И.В., Зинченко Ю.Е</i>	24
Уменьшение ресурсоемкости интегральной реализации цифровых интегрирующих структур на базе FPGA <i>Ковалев Н.А.</i>	27
Архітектура віртуальної FPGA-лабораторії <i>Колібабчук Д.О., Бродянський П.Є., Зінченко Ю.Є., Горохов І.В.</i>	32
Исследование методов снижения энергопотребления во встраиваемых приложениях на базе DSP и FPGA <i>Самсонова И.А., Мирошкин А.Н.</i>	37
Умови виявлення несправностей цифрових об'єктів зондою діагностики <i>Толєгов О.Н., Алсалман М., Зінченко Ю.Є., Зінченко Т.А.</i>	42
Удаление музыкальной композиции в проигрывателе Rhythmbox <i>Шульженко А.А., Шевченко О.Г.</i>	48

Секция 2. Компьютерная графика и специализированные средства

Realization using HDL of a scene processor <i>Md. Ruhul Amin, Khulup I.S., Malcheva R.V.</i>	52
Разработка и исследование модели управления нагревом заготовок в методической печи <i>Баскаков В.А., Мальчева Р.В.</i>	57

УДК 004.051 + 53.097 + 537.39

ИССЛЕДОВАНИЕ МЕТОДОВ СНИЖЕНИЯ ЭНЕРГОПОТРЕБЛЕНИЯ ВО ВСТРАИВАЕМЫХ ПРИЛОЖЕНИЯХ НА БАЗЕ DSP И FPGA

*Самсонова И.А., Мирошник А.Н.
Донецкий Национальный Технический Университет,
г. Донецк, irinasams1@gmail.com*

В статье рассматриваются различные способы снижения энергопотребления встраиваемых приложений на базе DSP и FPGA. Описаны проблемы, приводящие к проблеме повышенного энергопотребления, и методы борьбы с ними.

Введение

Усложнение встраиваемых приложений требует применения более производительных DSP и FPGA, которые должны отвечать возрастающим требованиям к уменьшению габаритов и потребляемой мощности. Чтобы решить данную проблему, разработчики должны найти оптимальное решение с точки зрения обеспечения требуемых характеристик и ограничения энергопотребления. Кроме этого, необходимо обеспечить возможность модернизации и перепрограммирования устройства, что особенно важно для телекоммуникационного и сетевого оборудования.

Тенденция к уменьшению энергопотребления затрагивает самые разные приложения. Огромное количество различных устройств оборудованы дисплеями, потребляющими значительную часть мощности. В промышленности системы управления электродвигателями рассматриваются как ключевые элементы для повышения общей энергоэффективности производственных процессов.

1 Поиск баланса между производительностью и энергоэффективностью DSP

Чтобы увеличить производительность DSP при переходе на уменьшенные технологические нормы раньше разработчики наращивали тактовую частоту кристалла. Это увеличивало эффективность чипа, так как с уменьшением размеров элементов схемы возрастала скорость ее работы. Однако при переходе на топологические нормы менее 90 нм возникла проблема чрезмерного увеличения рассеиваемой мощности. Каждое увеличение тактовой частоты кристалла увеличивает энергопотребление. Одним из путей решения стало использование нескольких более медленных процессоров в одном устройстве, что привело к появлению многоядерных DSP. Это снижает потребляемую мощность, но требует увеличения площади кристалла. Однако вычислительная мощность устройства возрастает, поскольку за счет снижения энергопотребления, на кристалле можно разместить большее количество процессорных ядер.

2 Ограничения, связанные с удельной рассеиваемой мощностью

При рассеивании мощности увеличивается тепло, генерируемое кристаллом. Это приводит к пропорциональному увеличению температуры кремния. В настоящее время высокопроизводительные процессоры работают вблизи максимальной допустимой температуры перехода. Для преодоления ограничений необходима новая технология корпусирования кристаллов. Потребляемая мощность в основном зависит от трех ключевых факторов: рабочей частоты, паразитной емкости и напряжения питания ядра процессора, как приведено в формуле. Мощность пропорциональна частоте, емкости и квадрату напряжения питания.

Когда температура перехода находится близко к максимально допустимому значению, отвод тепла, рассеиваемый корпусом и кристаллом, следует увеличить примерно в 2 раза. Чтобы удерживать температуру перехода ниже допустимого уровня, дальнейшее увеличение удельной мощности невозможно. Выходом было бы снижение тактовой частоты примерно на 25 % и соответствующее уменьшение производительности кристалла. Таким образом, необходимо решение, которое позволило бы улучшить производительность системы без увеличения рассеиваемой мощности.

В архитектуре современных DSP используется огромное количество промежуточных триггеров и регистров, работающих на высокой частоте. Они также не участвуют в вычислительном процессе и обработке сигнала. Эти элементы должны работать значительно быстрее одного цикла тактовой частоты. Тогда необходимость использования высокоскоростных схем, потребляющих значительную энергию.

Асинхронные схемы, не требующие синхронизации, имеют проблемы с гонками сигналов. Считается, что асинхронные схемы труднореализуемы и ненадежны. Разработчики стараются избегать асинхронных решений в высокопроизводительных DSP и других сложных схемах. Однако свежий и открытый взгляд на такие решения позволил бы определить строгую и надежную методологию разработки асинхронных схем. Появление соответствующих инструментов проектирования привело бы к возможности создания эффективной и надежной среды разработки асинхронных схем. В такой среде можно было бы осуществлять моделирование и функциональное проектирование асинхронных схем так же тщательно, как и таクтируемых схем. Некоторые из наиболее существенных преимуществ асинхронных схем связаны с уменьшением потребляемой мощности и эффективным использованием площади кристалла. В асинхронных схемах нет необходимости учитывать жесткие требования по синхронизации отдельных блоков, и они могут быть построены на основе менее мощных каскадов, что снижает общее энергопотребление системы и экономит площадь кристалла.

3 Интегрирование DSP-ядра и микропроцессора

Во встраиваемых системах присутствуют как алгоритмы обработки сигнала, так и управляющие алгоритмы, которые должны работать вместе, чтобы выполнять необходимые функции. Это взаимодействие организуется в различных приложениях по-разному. Алгоритмы эффективно работают на DSP. Управляющее программное обеспечение реализует машину состояний, которая управляет пользовательским интерфейсом, клавиатурой и другими функциями.

Существует несколько проблем, связанных с совместной работой функций обработки сигналов и управления. Например, при реализации сложного приложения на встраиваемой системе отладка функционирования процессорных ядер в режиме реального времени и соответствующее разделение кода может быть весьма трудной задачей из-за необходимости синхронизации двух разных ядер. Многие сложные приложения, такие как обработка видеосигналов, трудно разделить между ядрами. Основной проблемой разделения системного приложения является то, что каждое ядро требует свою внешнюю подсистему памяти, увеличивая при этом общее энергопотребление системы. Кроме того, требуется обеспечить управление этими независимыми подсистемами памяти.

Альтернативный подход заключается в объединении DSP и микропроцессора в одном устройстве, которое можно реализовать путем добавления DSP-команд к RISC-ядру. Это могут быть команды умножения или аккумулирования, команды для выполнения специальных видов адресации и др. Такой метод объединения ресурсов обеспечивает несколько преимуществ, одним из важнейших из которых является работа

лишь одного приложения в исходном формате под управлением ОС, что упрощает проектирование, облегчает интеграцию и ускоряет время разработки.

Единое ядро позволяет осуществлять динамическое распределение DSP-кода и управляющего кода при изменении системных требований или внешних условий. Интеграция большего количества функциональных блоков в одном устройстве позволяет также снизить энергопотребление системы и обеспечивает другие преимущества.

4 Использование FPGA во встраиваемых приложениях с малым энергопотреблением

Микросхемы программируемой логики — FPGA — с их гибкостью и возможностью адаптации к изменяющимся условиям играют все более существенную роль во многих встраиваемых приложениях. В FPGA на базе SRAM наблюдаются всплески потребления энергии при включении питания и при загрузке конфигурации во время системной инициализации. Для конфигурирования подобных FPGA требуется специальное внешнее устройство.

FPGA на основе флэш-памяти не требуют внешней памяти для хранения конфигурации устройства, которая загружается в FPGA при каждом включении питания прибора и при системной загрузке. Исключение дополнительных компонентов, которые требуются для FPGA на базе SRAM, не только уменьшает площадь печатной платы и мощность, рассеиваемую системой, но также повышает надежность и снижает общую стоимость системы на целых 70 %, по сравнению с подобными решениями на основе SRAM.

В общем случае, мощность, потребляемая FPGA, состоит из статической и динамической составляющей. Статическая мощность определяется токами утечки, когда устройство включено, сконфигурировано и находится в состоянии покоя. Динамическая мощность потребляется, когда устройство находится в активном рабочем режиме. До последнего времени динамическая мощность доминировала в общем энергопотреблении (рис. 1).




Рисунок 1 - Рост динамической и статической мощности FPGA в зависимости от технологического уровня

Уменьшение технологических размеров и, соответственно, переход на более низкое напряжение питания помогало решить проблему роста динамической мощности потребления. Однако в настоящее время дальнейшее масштабирование схем становится затруднительным. При каждом масштабировании технологического процесса увеличивается статическая составляющая мощности потребления FPGA на основе SRAM, что обусловлено явлениями квантового туннелирования и предпороговой утечкой. В результате, статическая составляющая мощности потребления становится доминирующей.

При проектировании системы на базе SRAM FPGA, кроме статической и динамической мощности, необходимо учитывать еще три режима энергопотребления: включение питания (запуск), конфигурирование и различные режимы низкого энергопотребления. Мощность, потребляемая во время запуска и конфигурирования, довольно значительная, и это необходимо принимать во внимание при разработке системы питания и выборе емкости батарей. В полностью энергонезависимой FPGA на базе флэш-памяти отсутствуют режимы запуска и конфигурирования, что упрощает задачу проектирования и снижает общее энергопотребление системы.

Так как энергонезависимая FPGA на основе флэш-памяти не использует миллионы ячеек SRAM, потребляющих значительную мощность, они имеют значительно меньшую статическую мощность потребления, что делает их идеальными для приложений, критичных к рассеиваемой мощности. Кроме того, улучшается быстродействие, и обеспечивается надежность и безопасность системы. Одним из важнейших приложений с жесткими требованиями по потребляемой мощности является портативное медицинское оборудование. Эти приборы должны отвечать высоким требованиям по надежности, многофункциональности, обладать коммуникационными возможностями и способностью к регистрации данных.

Сегодня от современной медицинской техники ожидают больше, чем измерения и мониторинга параметров. Некоторые из приборов регистрируют и анализируют данные и пересылают их в медицинские учреждения. Например, приборы для измерения уровня инсулина в настоящее время оборудованы коммуникационными портами (ИК и беспроводными) для передачи результатов измерений в режиме реального времени на ПК или дозатор инсулина.

Для улучшения энергоэффективности многие поставщики FPGA FPGA встраивают микроконтроллерные и микропроцессорные ядра в свои приборы. Увеличенная функциональность этих устройств позволяет исключить с платы такие компоненты как флэш-память, некоторые аналоговые микросхемы, источники тактового сигнала, EEPROM и часы реального времени, что уменьшает стоимость, габариты системы и общее энергопотребление.

Динамическая мощность также сильно зависит от топологии кристалла. Необходимо по возможности располагать связанные блоки схемы поблизости друг от друга, так как при уменьшении длины проводников емкостная нагрузка уменьшается и рассеиваемая мощность падает. Современные программные средства разработки FPGA способны оптимизировать топологию схемы в целях снижения энергопотребления.

Для улучшения энергоэффективности системы также используют выборочное снижение напряжения питания отдельных блоков чипа или определенных микросхем на плате. Реализация нескольких шин питающих напряжений, не связанных друг с другом, позволяет осуществлять выборочное отключение определенных блоков FPGA.

Для снижения энергопотребления может быть использована макрооптимизация: некоторые стандартные логические элементы могут предлагаться в различных версиях, оптимизированных для высокой производительности, высокой плотности упаковки или низкой мощности потребления.

5 Инструменты анализа и оптимизации энергопотребления

Для минимизации энергопотребления FPGA и ускорения цикла проектирования разработчики используют программные инструменты, оптимизирующие рассеиваемую устройством мощность. Это могут быть как инструменты разработки топологии, так и средства анализа рассеиваемой мощности.

Проектируемые схемы могут работать в комбинированных режимах. Некоторые инструменты анализа потребляемой мощности представляют данные о средней потребляемой мощности на основе графика работы устройства, когда инженер задает время работы устройства в определенном режиме энергопотребления. Это удобно для выбора подходящей для приложения батареи, так как срок ее службы значительно увеличивается при работе устройства в режиме энергосбережения.

Наконец, в некоторых инструментах анализа VCD-файл, полученный в результате моделирования, можно использовать для определения пиковой мощности в течение тактового цикла или за несколько циклов. Эта возможность позволяет точно определить момент времени или номер тактового цикла, когда потребляется максимальная мощность, что позволяет дополнительно уменьшить энергопотребление схемы.

6 Заключение

Постоянное развитие функциональности портативной техники ведет к увеличению потребления энергии. Для решения этой проблемы существует два пути: первый — это открытие нового типа электрохимической системы аккумуляторной батареи или усовершенствование старой, второй — экономия энергии за счет применения интеллектуальных микросхем управления питания.

Список литературы

- [1] Robert Oshana. Embedded applications using integrated DSP and microprocessor cores//www.dsp-fpga.com/articles/id/?2546.
- [2] Doug Morrissey. Power vs. performance: The ultimate DSP design challenge//www.dsp-fpga.com/articles/id/?4048.
- [3] Christian Plante. The drive to lower power//www.dsp-fpga.com/articles/id/?3951.
- [4] Fred Wickersham. Design techniques for FPGA power optimization//www.dsp-fpga.com/articles/id/?4044.
- [5] Виктор Ежов. ИД «Электроника»//www.russianelectronics.ru/leader-r/review/2192/doc/48354/

Наукове видання

Збірка праць
IX міжнародної науково-технічної конференції
студентів, аспірантів та молодих науковців
«Інформатика та комп’ютерні технології» (ІКТ-2013)

Научное издание
Сборник трудов
IX международной научно-технической конференции
студентов, аспирантов и молодых учёных
«Информатика и компьютерные технологии» (ИКТ-2013)

Scientific publication
Papers of the 9'th international technical scientific conference
of students, postgradute students and young scientists
«Informatics and computer technologies» (ICT-2013)

Відповідальний за видання
Щербаков Олександр Сергійович

Дизайн обкладинки
Галдін Олександр Миколайович

Підписано до друку 18.10.2013 р.
Формат 60x90 1/16., папір офс. друк офс.
Гарнітура Times New Roman.
тираж 150 прим.